芯片封装结构的制程制造技术

一种芯片封装结构的制程如下所述。首先，提供一图案化导电层与一图案化防焊层，图案化防焊层配置于图案化导电层上。接着，接合多个芯片至图案化导电层上，以使芯片与图案化防焊层分别配置于图案化导电层的相对二表面上。然后，借由多条导线电性连接芯片至图案化导电层，其中芯片与导线位于图案化导电层的同一侧。之后，形成一封装胶体，以包覆图案化导电层、芯片以及导线。然后，分离封装胶体、图案化导电层与图案化防焊层。本发明专利技术的芯片封装结构的制程可在不需用到核心介电层的情况下，制作出芯片封装结构，故所制得的芯片封装结构的厚度小于现有的芯片封装结构的厚度。

【技术实现步骤摘要】

本专利技术是有关于一种芯片封装结构的制程，且特别是有关于一种较薄的芯片封装结构的制程。
技术介绍
在半导体产业中，集成电路(integrated circuits, IC)的制程主要分为三个阶 段集成电路设计、集成电路的制作及集成电路的封装。 在集成电路的制程中，芯片系经由晶片(wafer)制作、电路设计以及切割晶片等 步骤而完成。晶片具有一有源面，其为有多个有源元件形成于其上的表面。于形成晶片 内的集成电路之后，在晶片的有源面上形成多个接垫，以使由切割晶片所形成的芯片可透 过接垫电性连接至承载器。承载器可为一导线架或一线路板。芯片经由打线接合(wire bonding)或倒装焊(flip chip bonding)等方式电性连接至承载器(carrier)，其中芯片 的接垫电性连接至承载器的接垫，以形成一芯片封装结构。 —般而言，现有的线路板制程都必需用到核心介电层，而图案化线路层与图案化 介电层以全力口成法(fully additive process)、半力口成法(semi—additiveprocess)、减成 法(subtractive process)或是其他适合的方法本文档来自技高网...

【技术保护点】
一种芯片封装结构的制程，包括：提供一图案化导电层与一图案化防焊层，其中该图案化防焊层配置于该图案化导电层上；接合多个芯片至该图案化导电层上，以使该些芯片与该图案化防焊层分别配置于该图案化导电层的相对二表面上；借由多条导线电性连接该些芯片至该图案化导电层，其中该些芯片与该些导线位于该图案化导电层的同一侧；形成至少一封装胶体，以包覆该图案化导电层、该些芯片以及该些导线；以及分离该封装胶体、该图案化导电层与该图案化防焊层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：沈更新，林峻莹，
申请(专利权)人：南茂科技股份有限公司，百慕达南茂科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]