无外引脚半导体封装构造的导线架制造方法技术

本发明专利技术公开一种无外引脚半导体封装构造的导线架制造方法，其先提供一绝缘载板，再对绝缘载板的至少一表面进行钻孔作业，以形成彼此相互分离的数个通孔。接着，于通孔内形成对应构形的导电接点，因而制备形成一无外引脚半导体封装构造（ＱＦＮ）的导线架。如此，可使所述导线架在由材料厂出货时已预先具备最终导线架形态，因此封装厂在进行后段封装作业时即不再需要进行任何蚀刻作业，故有利于避免封装半成品在制造过程中受到污染，并可简化封装厂后段封装作业。

【技术实现步骤摘要】

本专利技术是有关于一种，特别是有关于 一种可避免封装半成品在制造过程中受到蚀刻液的污染并可简化封装厂后段封装作业的 。
技术介绍
现今，半导体封装产业为了满足各种高密度封装的需求，逐渐发展出各种不同型 式的封装构造，而这些封装构造通常是选用导线架(Ieadframe)或封装基板(substrate) 来做为承载芯片的载板(carrier)，其中常见使用导线架的封装构造例如为小外型封装构 造(small outline package, SOP)、方型扁平封装构造(quad flat package, QFP)或四方 扁平无外引脚封装构造(quad flat no-lead package, QFN)等。请参照图1A、1B、1C、1D及IE所示，其揭示一种现有四方扁平无外引脚封装构造 (QFN)的制造流程示意图，其主要包含一金属板11、一芯片12、数条导线13及一封装胶体 14。在制造流程上，如图IA所示，首先准备一金属板11，其是一平坦且未加工过的金属板 体。接着，如图IB所示，对所述金属板11的一第一表面进行第一次半蚀刻(half-etching) 作业，因而形成一芯片承座111本文档来自技高网...

【技术保护点】
一种无外引脚半导体封装构造的导线架制造方法，其特征在于：所述导线架制造方法包含：提供一绝缘载板，具有一第一表面及一第二表面；对所述绝缘载板的第一表面进行第一次钻孔作业，以形成数个彼此相互分离的第一凹陷部；对所述绝缘载板的第二表面进行第二次钻孔作业，以形成数个彼此相互分离的第二凹陷部，所述第一及第二凹陷部相互对应且连通形成数个通孔；以及在所述通孔中填入一导电材料，以形成数个彼此相互分离的导电接点，因而所述绝缘载板及导电接点共同构成一无外引脚半导体封装构造的导线架。

【技术特征摘要】
1.一种无外引脚半导体封装构造的导线架制造方法，其特征在于所述导线架制造方 法包含提供一绝缘载板，具有一第一表面及一第二表面；对所述绝缘载板的第一表面进行第一次钻孔作业，以形成数个彼此相互分离的第一凹 陷部；对所述绝缘载板的第二表面进行第二次钻孔作业，以形成数个彼此相互分离的第二凹 陷部，所述第一及第二凹陷部相互对应且连通形成数个通孔；以及在所述通孔中填入一导电材料，以形成数个彼此相互分离的导电接点，因而所述绝缘 载板及导电接点共同构成一无外引脚半导体封装构造的导线架。2.一种无外引脚半导体封装构造的导线架制造方法，其特征在于所述导线架制造方 法包含提供一绝缘载板，具有一第一表面及一第二表面；对所述绝缘载板的第一表面进行一次钻孔作业，以贯穿所述绝缘载板形成数个彼此相 互分离的通孔；以及在所述通孔中填入一导电材料，以形成数个彼此相互分离的导电接点，因而所述绝缘 载板及导电接点共同构成一无外引脚半导体封装构造的导线架。3.如权利要求1或2所述的无外引脚半导体封装构造的导线架制造方法，其特征在于 在构成所述导线架之后，另包含提供一芯片并将所述芯片固定在所述绝缘载板上；利用数个导线来电性连接所述芯片与所述导电接点；以及利用一封装胶材来包覆保护所述芯片、所述导线以及所述导线架靠近所述芯片的表 面，以构成一无外引脚半导体封装构造。4.如权利要求1或2所述的无外引脚半导体封装构造的导线架制造方法，其特征在于 在形成所述通孔及填入所述导电材料时，另形成至少一个芯片承座，其中所述导电接点围 绕在...

【专利技术属性】
技术研发人员：王艳东，
申请(专利权)人：日月光封装测试上海有限公司，
类型：发明
国别省市：31[中国|上海]