用于多芯片系统三维封装的陶瓷基板及其封装方法技术方案

本发明专利技术公开了一种用于多芯片系统三维封装的陶瓷基板，其包括叠层陶瓷，所述叠层陶瓷的水平平面内形成第一腔体以收容第一芯片，所述第一腔体的上方设置有盖板，所述盖板将所述第一腔体及第一芯片密封，所述叠层陶瓷的侧壁开设有垂直于所述第一腔体的第二腔体以收容第二芯片，所述第二腔体内设置与所述第二芯片互连的焊盘，所述焊盘与所述第一腔体电气互连。本发明专利技术可以为多芯片组件提供气密封装，同时可以提供芯片的垂直表贴，从而实现ＩＣ芯片或ＭＥＭＳ芯片的垂直贴片，形成高可靠性、立体封装的系统模块，并且使得芯片能够探测Ｘ、Ｙ、Ｚ三个方向物理量的变化。

【技术实现步骤摘要】

本专利技术涉及一种用于多芯片组件系统三维封装的陶瓷基板，还涉及一种利用陶瓷基板进行多芯片系统三维封装方法。
技术介绍
随着集成电路技术的进步和新型电子封装技术的高速发展，为电子产品性能的提高、功能的丰富与完善、成本的降低创造了条件。微电子封装经历了双列直插(DIP)封装、四边引线扁平(QPF)封装、球形阵列封装(BGA)和芯片尺寸(CSP)封装等，尺寸越来越小，电子器件也由分立器件、集成电路、片上系统(S0C)，发展到更为复杂的系统级封装电路(SIP) 。 SIP使用微组装和互连技术，能够把各种集成电路如CMOS电路、GaAs电路或者光电子器件、MEMS器件以及各类无源元件如电阻、电容、电感、滤波器、耦合器等集成到一个封装体内，因而可以有效而又最便宜地使用各种工艺组合，实现整机系统的功能。 陶瓷材料优异的电子、机械、热力特性，广泛用于基板、封装及微波器件等领域，是实现系统级封装的重要途径。陶瓷基板是将陶瓷粉末制成厚度精确而且致密的生瓷带，在生瓷带上利用冲孔或激光打孔、微孔注浆、精密导体浆料印刷等工艺制作出所需要的电路图形，并可将无源元件和功能电路埋人多层陶瓷基板中，然后叠压在一起，在一定温度下烧结，制成三维空间的高密度电路。陶瓷材料除了具有良好的高速、微波性能外，作为气密封装材料的一种，还可为微机电系统MEMS器件提供气密封装。 微机电系统(Micro Electro Mechanical Systems, MEM)技术是将整个系统集成在单个芯片上实现各种物理、化学和生物的传感器和执行器。其中部分传感器是测量三个方向(X、Y、Z)的物理量变化，如三轴加速度计、三轴磁传感器等。除了在芯片上进行集成系统(System On Chip, S0C)直接测量三个方向的物理量外，还可以将传感器设计为单方向测量的芯片，通过进行三维的封装将系统集成在一起(System in Package, SIP) 。 二维平面的芯片表贴技术(SMT)已经非常成熟，但是三维芯片封装尤其是将芯片进行竖直贴片封装仍是新的挑战。本专利技术正是基于多层陶瓷基板将IC或MEMS芯片进行垂直贴片实现多芯片组件封装，能够使芯片测量垂直方向上的物理量。
技术实现思路
本专利技术目的在于提供一种用于三维封装的陶瓷基板，通过多层陶瓷基板的通孔的金属化，为侧面芯片的垂直表贴提供金属化的焊盘，从而实现芯片的垂直表贴。 本专利技术的另一个目的是利用陶瓷基板的气密封装性能为IC和MEMS器件提供气密封装，确保MEMS器件的性能，实现高性能的多芯片组件封装。 本专利技术的再一个目的是提供一种利用上述陶瓷基板进行三维封装的方法，通过多层陶瓷基板的高密度布线，在平面内或平面腔体内进行多个芯片的表贴，实现多个芯片的高密度封装。 为解决上述问题，本专利技术提供一种用于多芯片系统三维封装的陶瓷基板，其包括叠层陶瓷，所述叠层陶瓷的水平平面内形成第一腔体以收容第一芯片，所述第一腔体的上 方设置有盖板，所述盖板将所述第一腔体及第一芯片密封，所述叠层陶瓷的侧壁开设有垂 直于所述第一腔体的第二腔体以收容第二芯片，所述第二腔体内设置与所述第二芯片互连 的焊盘，所述焊盘与所述第一腔体电气互连。 前述的用于多芯片系统三维封装的陶瓷基板，所述第二腔体上开设通孔。 前述的用于多芯片系统三维封装的陶瓷基板，所述盖板通过密封件将所述第一腔体及第一芯片密封。 前述的用于多芯片系统三维封装的陶瓷基板，所述密封件的材料为Au/Sn、Cu/Sn、 Ag/Sn、Ni/Sn金属共晶材料，也可以是玻璃浆料或者有机材料。 前述的用于多芯片系统三维封装的陶瓷基板，所述盖板为玻璃盖板、陶瓷盖板或 —种利用陶瓷基板进行多芯片系统三维封装方法，其包括以下步骤 1)生瓷片的流延、打孔及通孔金属化填充、基板金属化布线 a.流延出的生瓷片要求致密、厚度均匀并且有一定强度； b.生瓷片表面内打孔形成层间通孔，并且在生瓷片的侧壁打孔，为侧壁焊盘金属化预留位置；在指定的生瓷片上冲出第一腔体及第二腔体，将形成的通孔进行金属化。 c.在生瓷片上印刷导电浆料，形成布线结构； 2)将生瓷片对准后叠层、共烧、后处理及划片； a.将金属化后的多层生瓷片进行准确对位，并且压制固定； b.在特定的温度下将多层陶瓷基板共烧成形； c.将共烧后的陶瓷基板焊盘的位置进行金属化处理； d.整版的陶瓷基板划片成单个的陶瓷基板； 3)在陶瓷基板上组装多个IC及MEMS芯片 a.在所述陶瓷基板的第二腔体内表贴第二芯片，使之形成垂直方向的表贴； b.在所述陶瓷基板的第一腔体内表贴第一芯片，与所述第二腔体内的第二芯片共 同形成多芯片组件； c.将盖板盖在所述第一腔体的上方，形成气密封装。 前述的利用陶瓷基板进行多芯片系统三维封装方法，步骤1)中，所采用的生瓷片 材料为低温共烧陶瓷材料，也可以采用高温共烧陶瓷材料。 前述的利用陶瓷基板进行多芯片系统三维封装方法，当所述陶瓷基板采用低温共 烧陶瓷时，互连导体包括通孔采用金、银、铜等桨料；当所述陶瓷基板采用高温共烧陶瓷时， 采用钨或钼作为互连金属材料。 前述的利用陶瓷基板进行多芯片系统三维封装方法，在步骤3)中，IC或MEMS芯 片的贴装方式为引线键合或倒装焊方式。 前述的利用陶瓷基板进行多芯片系统三维封装方法，在步骤3)中，还包括在所述 陶瓷基板底面的焊盘上移植焊球或为栅格阵列封装(LGA，Land GridArray)形式，用于整个 模块进行下一级的封装。 本专利技术所达到的有益效果本专利技术的用于多芯片组件系统封装的陶瓷基板，可以 为多芯片组件提供气密封装，同时可以提供芯片的垂直表贴。从而实现IC芯片或MEMS芯片的垂直贴片，形成高可靠性、立体封装的系统模块。附图说明 图1是利用多层陶瓷基板封装的多芯片组件模块示意图； 图2是多层陶瓷基板的生瓷片流延，打孔、金属化及布线过程示意图； 图3是多层生瓷片对位层压后烧结及金属化处理示意图； 图4是陶瓷基板分割划片示意图； 图5是陶瓷基板第二腔体内表贴垂直互连的芯片示意 图6是陶瓷基板的第一腔体内采用引线键合方式表贴芯片示意 图7是盖板与陶瓷基板焊接为模块提供气密封装示意 图8是基板底部移植BGA无铅焊球示意图。具体实施例方式为使对本专利技术的目的、封装结构及其特征有进一步的了解，配合附图详细说明如下 本专利技术的一种用于多芯片系统三维封装的陶瓷基板，其包括叠层陶瓷6，所述叠层陶瓷6的水平平面内形成第一腔体2以收容第一芯片，所述第一腔体2的上方设置有盖板1 ，所述盖板1将所述第一腔体2及第一芯片4密封，其特征在于所述叠层陶瓷6的侧壁开设有垂直于所述第一腔体2的第二腔体3以收容第二芯片9，所述第二腔体3内设置与所述第二芯片互连的焊盘，所述焊盘与所述第一腔体电气互连。所述盖板通过密封件5将所述第一腔体2及第一芯片4密封。 下面是结合陶瓷基板的生产工艺，对用于多芯片系统的三维封装陶瓷基板的生产工艺及器件组装过程进行说明。 在图2中，首先进行陶瓷生瓷片的流延，要求流延出的瓷片致密、厚度均匀且有一定强度，共烧之后的每一层陶瓷厚度也要符合设计要求。在各层生瓷片指定位置打孔形成层间通孔21，并且在侧壁的焊盘的位置打出侧壁孔31，为侧壁焊盘金属化预留位置；在特定生瓷片层的中间及侧壁的位置冲出本文档来自技高网...

【技术保护点】
一种用于多芯片系统三维封装的陶瓷基板，其包括叠层陶瓷，所述叠层陶瓷的水平平面内形成第一腔体以收容第一芯片，所述第一腔体的上方设置有盖板，所述盖板将所述第一腔体及第一芯片密封，其特征在于：所述叠层陶瓷的侧壁开设有垂直于所述第一腔体的第二腔体以收容第二芯片，所述第二腔体内设置与所述第二芯片互连的焊盘，所述焊盘与所述第一腔体电气互连。

【技术特征摘要】

【专利技术属性】
技术研发人员：朱大鹏，
申请(专利权)人：美新半导体无锡有限公司，
类型：发明
国别省市：32[中国|江苏]