半导体器件制造技术

本发明专利技术的半导体器件包括：形成在半导体衬底表面上的第一导电型的半导体表层；第二导电型源极层；第二导电型漏极层；栅电极；元件侧连接部，与源极层邻接，电阻小于半导体表层，选择地形成在半导体表层上，不到达源极层和漏极层之间的沟道以及半导体衬底；接触侧连接部，与元件侧连接部邻接，电阻小于半导体表层，选择地形成在半导体表层，到达半导体衬底；连接源极层、元件侧连接部和所述接触侧连接部的源电极；位于半导体衬底背面的背面电极。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体器件，特别是涉及功率半导体器件。
技术介绍
以往，在个人计算机和信息通信设备等电子设备中，设置例如装配了DC-DC变换器的电源。近年来，电子设备日益小型化，其驱动电压降低，驱动电流增大。随着这些变化，期望电源能够高效率地流过大电流，并且能够对应于高频。为了在低电压下流过大电流，电源中使用的功率半导体元件的导通电阻越低越好。而且，为了对应于高频，电源中使用的功率半导体元件的开关速度要高。而且，以往的电源中，一般使用肖特基二极管来进行整流。近年来，为了能够在低电压下流过大电流，使用功率MOSFET用于整流，取代肖特基二极管。因此，除了需要在电源的输入和输出之间进行开关的切换用功率MOSFET之外，还需要用于整流的整流用功率MOSFET。这种电源一般是整流用功率MOSFET和切换用MOSFET同步进行开关，所以称为同步整流电路方式的电源。图24是典型的同步整流电路方式的电源中使用的DC-DC变换器2000的电路图。整流用功率MOSFET 2010和切换用功率MOSFET 2020同步工作，所以优点是可以同时高速开关。而且，整流用功率MOSFET 2010和切换用功率MOSFET2020，由于同时流过大电流，所以导通电阻越低越好。因此，在同步整流电路方式的DC-DC变换器2000中，更加期望改善切换用功率MOSFET 2020和整流用功率MOSFET 2010的导通电阻低电阻化和开关高速化。例如，有在切换用功率MOSFET 2020的源电极2031和DC-DC变换器的输出2040之间连接电感器2050的情形。这种连接电感器的电源从导通到断开或者从断开到导通的转换，一般是L负载转换。切换用功率MOSFET 2020在导通状态时，漏电极2060和源电极2031之间的电位差接近为零。而且，电感器2050中储存电能量。另一方面，切换用功率MOSFET 2020从导通向截止切换时，漏电极2060和源电极2031之间的连接断开。由于电感器2050维持切换用功率MOSFET 2020导通时的电流，所以源电极2031的电位降低。结果，实际上漏电极2060的电压被钳位，漏电极2060和源电极2031之间的电位差比DC-DC变换器2000的输入2070和输出2040之间的电位差更大。由于电感大，所以出现了漏电极2060和源电极2031之间的电压已经超过了漏电极2060和源电极2031之间的耐压的情形。由此，漏电极2060和源电极2031之间流过因雪崩击穿产生的雪崩电流。图25(A)是已有的切换用功率MOSFET 2020的放大剖面图。切换用功率MOSFET 2020成为以图25(A)中的虚线为界限对称的结构。因此，只注重说明虚线左侧的情形。切换用功率MOSFET 2020的结构如下。在p++型硅衬底2100上形成p-型硅表面层2105。漏电极2060 连接在硅表面层2105上所形成的n型漏极层2110。通过离开n型漏极层2110的在栅电极2080下方形成的沟道2130，形成与源电极2030连接的n+型源极层2140。而且，源电极2030还与n+型源极层2140周围形成的p型基极层2150连接。在p++型硅衬底2100上形成用于连接源电极2030的p+型连接层2160。在硅衬底2100的背面设置源电极2031。通过p+型连接层2160到达硅衬底2100，使源电极2030和源电极2031电气连接。因此，沟道2130导通时可以流过大电流。沟道2130由p-型硅表面层2105和p型基极层2150形成。因此，n型漏极层2110、沟道2130和n+型源极层2140寄生地形成npn双极晶体管。图25(B)是由n型漏极层2110、沟道2130和n+型源极层2140构成的寄生npn双极晶体管的电路图。该寄生npn双极晶体管的基极通过p型基极层2150连接在源电极2030。如图24中说明的那样，有漏电极2060和源电极2031之间流过因雪崩击穿产生的雪崩电流的情形。雪崩电流通过p型基极层2150的电阻，经过p+型连接层2160、p++型半导体衬底2100流到源电极2031。如果此电流较大，则在p型基极层2150产生电压下降，由此使n+型源极层2140和p型基度层2150之间的结被施以正偏压。结果，如图25(B)所示的寄生npn双极晶体管被导通。如果寄生npn双极晶体管导通，漏电极2060和源电极2031之间会流过更大的电流。因此，产生图25(A)所示功率MOSFET被破坏的问题(这种现象以下称为“L负载转换产生的元件破坏”)。再有，在图25(A)中，p+连接层2160必须进行扩散，使其到达硅衬底2100。p+连接层2160不仅在纵向扩散，而且也在横向扩散。如果通过横向扩散p+型连接层2160到达沟道，则切换用功率MOSFET 2020的的阈值电压上升。如果切换用功率MOSFET 2020的阈值电压上升，则产生开关延迟。而且，切换用功率MOSFET2020的导通电阻增大。另一方面，如果使p+连接层2160的位置离开沟遁，即使p+连接层2160在横向扩散也不到达沟道，则扩展了切换用功率MOSFET 2020的宽度，如果扩展切换用功率MOSFET 2020的宽度，则DC-DC变换器的面积增大。而且，在按一定面积形成切换用功率MOSFET 2020的情形，可以形成的切换用功率MOSFET2020的单位单元或者元件单元数量减少。由于减小一定面积内的切换用功率MOSFET 2020的总沟道宽度，使得导通时的电流减小。因而，切换用功率MOSFET2020的导通电阻实际上增大了。图26是已有的切换用功率MOSFET 2020的其他实施方式的放大剖面图。图25展示了横型的MOSFET，而图26展示了具有沟槽栅极的纵向MOSFET 2020。MOSFET 2020包括与源电极2210连接的源极层2220、与漏电极2230连接的漏极层2240、在源极层2220与漏极层2240之间通过绝缘膜2250埋置的沟槽栅极2260。MOSFET 2020由于高效率地使用了栅电极的表面，所以可以降低导通电阻。另一方面，沟槽栅极2260通过绝缘膜2250与漏极层2240邻接，由于为了降低导通电阻，绝缘膜2250应形成的更薄。因此，在MOSFET 2020中，沟槽栅极2260与漏极层2240之间的寄生电容大。由于这种寄生电容使得MOSFET 2020的转换迟缓，不利于高频用途的转换。而且，整流用MOSFET 2010也存在与上述相同的问题。
技术实现思路
本专利技术的半导体器件包括半导体衬底；第一或第二导电型的半导体表层，形成在半导体衬底表面上，其电阻大于半导体衬底；栅电极，形成在半导体表层的表面上所形成的栅极绝缘膜上；第二导电型的漏极层，选择地形成在栅电极一侧的半导体表层上；与漏极层连接的漏电极；第二导电型源极层，选择地形成在栅电极另一侧的半导体表层上；元件侧连接部，与源极层连接，电阻小于半导体表层，选择地形成在半导体表层上，不到达半导体表层之中的源极层和漏极层之间的沟道以及半导体衬底；接触侧连接部，电阻小于半导体表层，向半导体衬底的深度比元件侧连接部更深，选择地形成在半导体表层；第一源电极，连接源极层、元件侧连接部和所述接触侧连接部；背面电极，在半导体衬底背本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体衬底；半导体衬底表面上形成的半导体表层，其电阻大于所述半导体衬底；栅电极，形成在所述半导体表层的表面上所形成的栅极绝缘膜上；第一导电型的漏极层，选择地形成在所述栅电极一侧的所述半导体表层上；与所述漏极层连接的漏电极；第一导电型的源极层，选择地形成在所述栅电极另一侧的半导体表层上；元件侧连接部，与所述源极层连接，电阻小于所述半导体表层，选择地形成在所述半导体表层上，不到达所述半导体表层之中的所述源极层和所述漏极层之间的沟道部以及所述半导体衬底；接触侧连接部，电阻小于所述半导体表层，向所述半导体衬底的深度比所述元件侧连接部更深，选择地形成在所述半导体表层；第一源电极，连接所述源极层、所述元件侧连接部和所述接触侧连接部；背面电极，在所述半导体衬底背面与所述半导体衬底连接。

【技术特征摘要】
JP 2002-3-7 061988/2002;JP 2001-5-9 139060/20011.一种半导体器件，包括半导体衬底；半导体衬底表面上形成的半导体表层，其电阻大于所述半导体衬底；栅电极，形成在所述半导体表层的表面上所形成的栅极绝缘膜上；第一导电型的漏极层，选择地形成在所述栅电极一侧的所述半导体表层上；与所述漏极层连接的漏电极；第一导电型的源极层，选择地形成在所述栅电极另一侧的半导体表层上；元件侧连接部，与所述源极层连接，电阻小于所述半导体表层，选择地形成在所述半导体表层上，不到达所述半导体表层之中的所述源极层和所述漏极层之间的沟道部以及所述半导体衬底；接触侧连接部，电阻小于所述半导体表层，向所述半导体衬底的深度比所述元件侧连接部更深，选择地形成在所述半导体表层；第一源电极，连接所述源极层、所述元件侧连接部和所述接触侧连接部；背面电极，在所述半导体衬底背面与所述半导体衬底连接。2.根据权利要求1的半导体器件，其中，所述背面电极形成作为第二源电极，所述接触侧连接部到达所述半导体衬底。3.根据权利要求2的半导体器件，其中，所述元件侧连接部和所述接触侧连接部由第一导电型的扩散层形成。4.根据权利要求2的半导体器件，其中，所述元件侧连接部或所述接触侧连接部中的至少一个由金属栓塞形成。5.根据权利要求3的半导体器件，其中，一个或两个以上的所述元件侧连接部成一直线地形成，所述接触侧连接部在所述元件侧连接部之间相邻地形成，或者在所述元件侧连接部重复地形成，在与所述直线方向相对的垂直剖面中，所述接触侧连接部扩散得比所述元件侧连接部更宽或者更深。6.根据权利要求1的半导体器件，其中，在形成所述元件侧连接部的元件侧半导体器件中，在从所述漏电极到所述第一源电极之间，由所述漏极层、所述沟道部和所述源极层形成第一双极晶体管，在形成所述接触侧连接部的接触侧半导体器件中，在从所述漏电极到所述第一源电极之间，由所述漏极层、所述沟道部、所述接触侧连接部和所述源极层形成第二双极晶体管，所述第二双极晶体管中的所述漏电极和所述第一源电极之间的耐压，与所述第一双极晶体管中的所述漏电极和所述第一源电极之间的耐压相比，基本相同或者更小。7.根据权利要求1的半导体器件，其中，在形成所述元件侧连接部的元件侧半导体器件中，在从所述漏电极到所述第一源电极之间，由所述漏极层、所述沟道部和所述源极层形成双极晶体管，在形成所述接触侧连接部的接触侧半导体器件中，在从所述漏电极到所述第一源电极之间，不存在所述源极层，由所述漏极层和所述沟道部形成二极管，所述二极管中的所述漏电极和所述第一源电极之间的耐压，与所述双极晶体管中的所述漏电极和所述第一源电极之间的耐压相比，基本相同或者更小。8.根据权利要求6的半导体器件，其中，所述漏极层具有电阻较低的高浓度层、和在该高浓度层周围形成的电阻比较高的电场缓冲部，从所述接触侧半导体器件中的所述高浓度层朝向所述沟道部方向的所述电场缓冲部的宽度，比从所述元件侧半导体器件中的所述高浓度层朝向所述沟道部方向的所述电场缓冲部的宽度更小。9.根据权利要求7的半导体器件，其中，所述漏极层具有电阻较低的高浓度层、和在该高浓度层周围形成的电阻比较高的电场缓冲部，从所述接触侧半导体器件中的所述高浓度层朝向所述沟道部方向的所述电场缓冲部的宽度，比从所述元件侧半导体器件中的所述高浓度层朝向所述沟道部方向的所述电场缓冲部的宽度更小。10.根据权利要求1的半导体器件，其中，所述栅电极形成在所述元件侧半导体器件中，而不形成在所述接触侧半导体器件中。11.根据权利要求1的半导体器件，其中，所述半导体衬底是第二导电型，所述背面电极是所述漏电极，具有金属栓塞，从所述漏极层贯穿所述半导体表层，到达所述半导体...

【专利技术属性】
技术研发人员：安原纪夫，中村和敏，川口雄介，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]