集成电路及其制造方法技术

本发明专利技术提供一种集成电路及其制造方法。所述集成电路包括一导电层于一介电层中的一沟槽中，以及一渐层顶盖层于该导电层上，其中该渐层顶盖层包括一渐层的金属合金，于邻近该导电层的浓度大于或等于９５ａｔ％钴、镍、或上述的组合以及于该导电层相对端的浓度小于或等于９５ａｔ％钴、镍、或上述的组合。本发明专利技术提供一种顶盖层、胶着层、保护／阻障层、或渐层顶盖层于集成电路中的导电层上，其与导电层间具良好粘着性质且能阻障导电层扩散进入层间介电层，以改善集成电路的电性如电阻率及导电性。

【技术实现步骤摘要】

本专利技术是有关于一种集成电路，特别是有关于一种渐层顶盖层于一半导体元件中的导电层上的结构。
技术介绍
传统上，集成电路包括许多电子元件于半导体基底上，例如晶体管、电容等元件。接着，一或多层金属层形成于上述电子元件上以提供与周边元件与装置的连线。上述金属层包括一层间介电层(ILD)，于其中形成有许多通孔及连线，一般以单或双镶嵌形式呈现。随着半导体工业朝微型化趋势进展，集成电路(IC)中的元件亦随之微缩，以提供较小的IC元件及改善元件性能，例如增加运算速度及降低功率消耗。传统IC中的金属导线的材料常用铝或铝合金，相对于目前常用铜或铜合金作为IC中的金属导线的材料，因铜较铝具有更加的电性，例如具较低的电阻，较高的导电率以及较高的熔点。于半导体元件中，对于导电材料与介电材料的改变，致使于制造过程中产生新的挑战。例如，金属铜极易氧化且易扩散至邻接的绝缘材料中，尤其易发生于以低介电常数(low-k)材料，或其他多孔性的绝缘材料作为层间介电层(ILD)时。为降低上述问题的影响，现有技术中已提出，以单层的CoWP作为顶盖层(cap layer)覆于铜导电材料上。虽然CoWP能有效地避免氧化且降低扩散至邻接的层间介电层(ILD)中，然而CoWP层相对于下层的铜金属层介面的粘着性(adhesion quality)却不佳。因此，于CoWP层与铜金属层之间存在许多空孔缺陷。有鉴于此，基于上述的现有技术背景，业界急需一种顶盖层能有效地避免氧化且降低扩散至邻接的层间介电层(ILD)中，同时与铜金属层介面具有良好的粘着性。
技术实现思路
本专利技术的目的在于提供一种顶盖层于集成电路中，具渐层的合金浓度，能有效地避免底层金属层氧化且降低铜扩散至邻接的层间介电层(ILD)中，同时与铜金属层的介面间具有良好的粘着性。根据上述目的，本专利技术提供一种集成电路，包括一导电层于一第一介电层中的一沟槽中；以及一渐层顶盖层于该导电层上。其中该渐层顶盖层包括一渐层的金属合金，于邻近该导电层的浓度大于或等于95at％钴、镍、或上述的组合。或者，该渐层顶盖层包括一渐层的金属合金，于该导电层相对端的浓度小于或等于95at％钴、镍、或上述的组合。本专利技术所述的集成电路，该导电层自该介电层的表面形成一凹入。本专利技术所述的集成电路，更包括一第二介电层于该第一介电层上；以及一开口于该第二介电层中，其中该开口延伸过至少一部分的该渐层顶盖层。本专利技术所述的集成电路，该渐层顶盖层于该开口中部分被移除。根据上述目的，本专利技术提供一种集成电路，包括一导电层于一第一介电层中的一沟槽中；一第一渐层顶盖层于该导电层上，该第一渐层顶盖层包括一渐层的金属合金，大于或等于95at％钴、镍、或上述的组合；以及一第二渐层顶盖层于该第一渐层顶盖层上，该第二渐层顶盖层包括一渐层的金属合金，大于或等于95at％钴、镍、或上述的组合。应注意的是，该集成电路更包括一第二介电层于该第一介电层上；以及一开口于该第二介电层中，其中该开口延伸过至少一部分的该第二渐层顶盖层。根据上述目的，本专利技术提供一种集成电路，包括一导电层于一第一介电层中的一沟槽中；以及一渐层顶盖层于该导电层上，其中该渐层顶盖层包括一渐层的金属合金，于邻近该导电层的浓度大于或等于95at％钴、镍、或上述的组合以及于该导电层相对端的浓度小于或等于95at％钴、镍、或上述的组合。应注意的是，该集成电路更包括一第二介电层于该第一介电层上；以及一开口于该第二介电层中，其中该开口延伸过至少一部分的该渐层顶盖层。根据上述目的，本专利技术又提供一种集成电路的制造方法，包括提供一基底，其上有一沟槽于一第一介电层中；形成一导电层于该第一介电层中的该沟槽中；以及形成一渐层顶盖层于该导电层上。本专利技术所述的集成电路的制造方法，该导电层自该介电层的表面形成一凹入。本专利技术所述的集成电路的制造方法，该渐层顶盖层包括一渐层的金属合金，于邻近该导电层的浓度大于或等于95at％钴、镍、或上述的组合；以及其中该渐层顶盖层是以无电镀法形成，于包括钴盐、CoCl2、CoSO4等成分的溶液，并以NaH2PO2·2H2O为还原剂、以Na3C6H5O7·2H2O为复合剂，于表面活化与沉积温度70-95℃条件进行无电镀制程形成。本专利技术所述的集成电路的制造方法，更包括形成一第二介电层于该第一介电层上；以及形成一开口于该第二介电层中，其中该开口延伸过至少一部分的该渐层顶盖层。本专利技术所述的集成电路的制造方法，该渐层顶盖层于该开口中部分被移除。根据上述目的，本专利技术再提供一种集成电路的制造方法，包括提供一基底，其上有一沟槽于一第一介电层中；形成一导电层于该第一介电层中的该沟槽中；形成一第一渐层顶盖层于该导电层上，该第一渐层顶盖层包括一渐层的金属合金，大于或等于95at％钴、镍、或上述的组合；以及形成一第二渐层顶盖层于该第一渐层顶盖层上，该第二渐层顶盖层包括一渐层的金属合金，大于或等于95at％钴、镍、或上述的组合。根据上述目的，本专利技术再提供一种集成电路的制造方法，包括提供一基底，其上有一沟槽于一第一介电层中；形成一导电层于该第一介电层中的该沟槽中；以及形成一渐层顶盖层于该导电层上，其中该渐层顶盖层包括一渐层的金属合金，于邻近该导电层的浓度大于或等于95at％钴、镍、或上述的组合以及于该导电层相对端的浓度小于或等于95at％钴、镍、或上述的组合。本专利技术还提供一种集成电路的制造方法，所述集成电路的制造方法包括提供一基底，其上有一沟槽于一第一介电层中；形成一导电层于该第一介电层中的该沟槽中；形成一第一渐层顶盖层于该导电层上，该第一渐层顶盖层包括一渐层的金属合金，大于或等于95at％钴、镍、或上述的组合；以及形成一第二渐层顶盖层于该第一渐层顶盖层上，该第二渐层顶盖层包括一渐层的金属合金，大于或等于95at％钴、镍、或上述的组合；其中该渐层顶盖层是以无电镀法形成，于包括钴盐、CoCl2、CoSO4等成分的溶液，并以NaH2PO2·2H2O为还原剂、以Na3C6H5O7·2H2O为复合剂，于表面活化与沉积温度70-95℃条件进行无电镀制程形成。本专利技术所述的集成电路的制造方法，更包括形成一第二介电层于该第一介电层上；以及形成一开口于该第二介电层中，其中该开口延伸过至少一部分的该第二渐层顶盖层。本专利技术提供一种顶盖层、胶着层、保护/阻障层、或渐层顶盖层于集成电路中的导电层上，其与导电层间具良好粘着性质且能阻障导电层扩散进入层间介电层，以改善集成电路的电性如电阻率及导电性。附图说明图1至图4是显示本专利技术第一实施例多层保护结构形成于一金属层上的剖面示意图；图5至图6是显示本专利技术第二实施例的具有渐层顶盖层于导电层上的剖面示意图；图7是显示根据本专利技术实施例形成内连线于工件上的剖面示意图。具体实施例方式以下配合图式以及较佳实施例，以更详细地说明本专利技术。图1至图4是显示本专利技术第一实施例多层保护结构形成于一金属层上的剖面示意图。请参阅图1，提供一工件100。工件100包括一半导体基底110，其上有一第一层间介电层(ILD)112。半导体基底110包括硅或其他半导体材料。于半导体基底110上亦包括其他主动元件或电路(未图示)。工件100另包括其他导电层或其他半导体单元，例如晶体管(transistor)或二极管(diode)等。第一层间本文档来自技高网...

【技术保护点】
一种集成电路，所述集成电路包括：一导电层于一第一介电层中的一沟槽中；以及一渐层顶盖层于该导电层上。

【技术特征摘要】
US 2004-12-27 11/023,2961.一种集成电路，所述集成电路包括一导电层于一第一介电层中的一沟槽中；以及一渐层顶盖层于该导电层上。2.根据权利要求1所述的集成电路，其特征在于，该导电层自该介电层的表面形成一凹入。3.根据权利要求1所述的集成电路，其特征在于，该渐层顶盖层包括一渐层的金属合金，于邻近该导电层的浓度大于或等于95at％钴、镍、或上述的组合。4.根据权利要求1所述的集成电路，其特征在于，更包括一第二介电层于该第一介电层上；以及一开口于该第二介电层中，其中该开口延伸过至少一部分的该渐层顶盖层。5.根据权利要求4所述的集成电路，其特征在于，该渐层顶盖层于该开口中部分被移除。6.一种集成电路，所述集成电路包括一导电层于一第一介电层中的一沟槽中；一第一渐层顶盖层于该导电层上，该第一渐层顶盖层包括一渐层的金属合金，大于或等于95at％钴、镍、或上述的组合；以及一第二渐层顶盖层于该第一渐层顶盖层上，该第二渐层顶盖层包括一渐层的金属合金，大于或等于95at％钴、镍、或上述的组合。7.根据权利要求6所述的集成电路，其特征在于，更包括一第二介电层于该第一介电层上；以及一开口于该第二介电层中，其中该开口延伸过至少一部分的该第二渐层顶盖层。8.一种集成电路的制造方法，所述集成电路的制造方法包括提供一基底，其上有一沟槽于一第一介电层中；形成一导电层于该第一介电层中的该沟槽中；以及形成一渐层顶盖层于该导电层上。9.根据权利要求8所述的集成电路的制造方法，其特征在于，该导电层自该介电层的表面形成一凹入。10.根据权利要求8...

【专利技术属性】
技术研发人员：苏鸿文，石健学，蔡明兴，眭晓林，余振华，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]