多级互连结构及在IC晶片上形成Cu互连的方法技术

本发明专利技术公开了一种方法，用于在沉积级间介质或介质扩散阻挡层之前，用１－５ｎｍ厚的元素涂覆Ｃｕ镶嵌线的自由表面。该涂层提供防氧化保护，增加Ｃｕ和介质之间的粘附强度，并减小Ｃｕ的界面扩散。另外，薄覆盖层进一步增加了电迁移Ｃｕ寿命并减小了应力产生空隙。选定元素可以直接沉积在嵌入下层介质中的Ｃｕ上，而不引起Ｃｕ线之间的电短路。这些选定元素基于它们与氧和水的高负还原电势，和在Ｃｕ中的低溶解度并能与Ｃｕ形成化合物。

【技术实现步骤摘要】

本专利技术涉及用于集成电路的铜基互连的常规领域。
技术介绍
工业需要提高集成电路(IC)芯片性能突破0.25μm技术并降低部件尺寸，这使互连系统迁移至较低电阻率Cu基导体。通常通过单和/或双镶嵌工艺形成通常包括4到8级Cu互连的现代商业Cu IC芯片。在Cu互连电路元件中，两个最重要的芯片上互连可靠性问题是电迁移和应力产生空隙。用于IC芯片的铜金属化中的电迁移已被广泛研究。电迁移和应力产生空隙分别是在电场和应力梯度中通过扩散的原子运动。当互连在dc电流中受到电应力时，Cu原子的漂移会在微结构和/或材料改变的位置，即存在原子流量不平衡的位置，引起质量损耗(导致空隙或开路)或积聚(导致突出或短路)。Hu等人(1999年国际互连技术会议文集，p.197)报道了在Cu互连中的Cu质量输运首先发生在界面表面上而不是晶界上。在Cu互连结构中，线的顶部表面上通常覆盖如氮化硅的绝缘体，而线的底部和侧壁覆盖有如TaN/Ta的衬里。Cu线通过级间过孔与其它线相连。因为在Cu中顶部Cu/氮化硅界面上的扩散占优，从而电迁移流量被限制在δsw面积的顶部界面，其中δs是界面区域的有效厚度而w是线宽。在恒定线本文档来自技高网...

【技术保护点】
一种多级互连结构，包括双或单镶嵌Ｃｕ互连，所述互连覆盖有０．５－５ｎｍ厚的选定元素的膜，所述元素具有针对电化序从－０．０１Ｖ至－４Ｖ的标准还原电势，以及在３００℃下小于３原子百分比的低溶解度，并与Ｃｕ形成化合物。

【技术特征摘要】
US 2005-1-18 11/037,9701.一种多级互连结构，包括双或单镶嵌Cu互连，所述互连覆盖有0.5-5nm厚的选定元素的膜，所述元素具有针对电化序从-0.01V至-4V的标准还原电势，以及在300℃下小于3原子百分比的低溶解度，并与Cu形成化合物。2.根据权利要求1的互连结构，其中所述Cu互连包括Cu，所述Cu覆盖有选自Sb、In、Sn、Hf、Ti和P的至少一种元素，用于所述互连结构提高电迁移阻抗和侵蚀阻抗，以及减小应力产生空隙。3.根据权利要求1的互连结构，其中所述Cu互连包括厚度在0.5到5nm之间的金属覆盖层。4.根据权利要求1的互连结构，其中所述Cu互连包括Cu块体，所述Cu块体覆盖有二到二十五原子层的Sb、In、Sn、Hf、P和Ti。5.根据权利要求4的互连结构，其中所述Cu互连包括Cu块体，所述Cu块体覆盖有可以通过物理气相沉积、化学气相沉积、电镀和/或原子层沉积技术沉积的二到二十五原子层的Sb、In、Sn、Hf、P和Ti。6.根据权利要求1的互连结构，其中所述Cu互连包括Cu块体，所述Cu块体覆盖有在高于200℃的温度下沉积的In和Sn的薄金属层。7.根据权利要求1的互连结构，其中所述Cu互连包括Cu块体，所述Cu块体覆盖有在高于300℃的温度下沉积的Sb、Hf或Ti的薄金属层。8.根据权利要求1的互连结构，其中所述Cu互连包括Cu块体，所述Cu块体覆盖有0.5-5nm厚的薄金属层，所述薄金属层在高于300℃的样品温度下的Cu-杂质混合后，在Cu互连的顶部表面上形成金属间Cu化合物和/或1-26nm的富杂质区域。9.根据权利要求1的互连结构，其中所述Cu互连包括覆盖有薄金属层的Cu线或部件，并且所述相同金属层在相邻绝缘体表面上形成金属氧化物...

【专利技术属性】
技术研发人员：J布吕莱，RA卡拉瑟斯，LM吉纳克，胡朝坤，EG利宁格，SG马尔霍特拉，SM罗斯纳格尔，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]