半导体器件、集成电路和制造半导体器件的方法技术

本发明专利技术涉及半导体器件、集成电路和制造半导体器件的方法。半导体器件包括在具有第一主表面的半导体衬底中的晶体管。该晶体管包括源极区域、漏极区域、沟道区域、漂移区和栅极电极，该栅极电极与该沟道区域的至少两侧相邻。栅极电极设置在与第一主表面平行的第一方向上延伸的沟槽中。栅极电极电耦合至栅极端子。沟道区域和漂移区沿着第一方向设置在源极区域与漏极区域之间。半导体器件进一步包括导电层，该导电层位于栅极电极下方并且与栅极电极绝缘。导电层电连接至栅极端子。

【技术实现步骤摘要】

本专利技术总体上涉及半导体器件领域，并且更具体地涉及半导体器件、集成电路和制造半导体器件的方法。
技术介绍
在汽车和工业电子学中常用的功率晶体管，在确保高的压阻断能力的同时，需要低的导通状态电阻(Ron)。例如，MOS(“金属氧化物半导体”)功率晶体管应该能够取决于应用要求而将数十伏至数百或者数千伏的漏极至源极电压Vds阻断。MOS功率晶体管在大约2V至20V的典型栅极-源极电压下通常传导非常大的电流，该电流可以高达数百安培。其中电流流动主要发生为与半导体衬底的第一主表面平行的横向功率器件，对于其中集成有另一些部件诸如开关、桥和控制电路的集成电路有用。根据现有技术，存在一种集成方案，该集成方案将包括沟槽的竖直功率器件与另一些部件诸如逻辑电路结合起来制造工艺。通常，场极板设置在沟槽的下部分中，并且栅极电极设置在沟槽的上部分中。在这种竖直功率器件中，电流流动主要发生为与半导体衬底的第一主表面垂直。需要发展可以利用已知的集成方案进行制造的另一些横向晶体管构思。
技术实现思路
根据一个实施例，半导体器件包括在具有第一主表面的半导体衬底中的晶体管。该晶体管包括源极区域、漏极区域、沟道区域、漂移区和栅极电极，该栅极电极与该沟道区域的至少两侧相邻。栅极电极
设置于在与第一主表面平行的第一方向上延伸的栅极沟槽中。栅极电极电耦合至栅极端子，沟道区域和漂移区沿着第一方向设置在源极区域与漏极区域之间。该半导体器件进一步包括导电层，该导电层位于栅极电极下方并且与该栅极电极绝缘，该导电层电连接至栅极端子。根据一个实施例，半导体器件包括在具有第一主表面的半导体衬底中的晶体管。该晶体管包括源极区域、漏极区域、沟道区域、漂移区、和栅极电极，该栅极电极与该沟道区域的至少两侧相邻。该晶体管进一步包括场极板，该场极板与漂移区的至少两侧相邻，该栅极电极设置在与第一主表面平行的第一方向上延伸的沟槽中。沟道区域和漂移区沿着第一方向设置在源极区域与漏极区域之间。该半导体器件进一步包括导电层，该导电层位于栅极电极下方并且与该栅极电极绝缘，该导电层电连接至场极板。根据一个实施例，半导体器件包括在具有第一主表面的半导体衬底中的晶体管。该晶体管包括源极区域、漏极区域、沟道区域、漂移区、和栅极电极，该栅极电极与该沟道区域的至少两侧相邻。栅极电极电耦合至栅极端子，沟道区域和漂移区沿着与第一主表面平行的第一方向设置在源极区域与漏极区域之间。该半导体器件进一步包括导电层，该导电层位于栅极电极下方并且与该栅极电极绝缘，该栅极电极和导电层设置于在第一方向上延伸的栅极沟槽中。导电层与栅极端子并且与源极端子断开。根据阅读以下详细说明并且根据观测所附附图，本领域技术人员将认识到附加的特征和优点。附图说明所附附图被包含进来以提供对本专利技术的各个实施例的进一步理解，并且包含在本说明书中并且构成本说明书的一部分。附图图示了本专利技术的各个实施例，并同说明书一起用于说明原理。本专利技术的其它实施例和许多预期优点将由于通过参照以下详细说明而变得更充分理解而容易被理解。附图的元件不一定相对于彼此成比例。相同的附
图标记表示对应的相似部分。图1示出了根据一个实施例的半导体器件的水平截面图；图2示出了在图1中图示的半导体器件的截面图；图3A和图3B图示了在图1中示出的半导体器件的另一些截面图；图4A示出了根据一个实施例的集成电路的水平截面图；图4B示出了在图4A中示出的集成电路的部分的截面图；图5A至图5H图示了用于图示用于制造半导体器件的方法的截面图和对应掩膜；图6概述了用于制造半导体器件的方法；图7示出了用于制造根据一个实施例的集成电路的方法的流程图；图8A示出了根据另一实施例的半导体器件的截面图；图8B示出了实施例的水平截面图；图8C示出了实施例的另一截面图；图9示出了根据一个实施例的集成电路的水平截面图；图10A示出了根据一个实施例的半导体器件的截面图；图10B示出了半导体器件的水平截面图；图10C示出了半导体器件的另一截面图；图11示出了根据一个实施例的集成电路的水平截面图；以及图12示出了根据一个实施例的集成电路的实施方式。具体实施方式在以下详细说明中，参照了对应的附图，这些对应附图构成本详细说明的一部分，并且以图示的方式在其中图示了可以实践本专利技术的具体实施例。就这点而言，方向性术语诸如“顶部”、“底部”、“正”、“背”、“首”、“尾”等，参照所描述的附图的定向来使用。由于本专利技术的各个实施例的部件可以定位在多个不同定向上，所以方向性术语是为了说明而使用的而不是限制性的。要理解，在不背离由权利要求书限定的范围的情况下，可以利用其它实施例，并且可以做出结构上或者逻辑上的改变。各个实施例的说明不是限制性的。具体而言，在下文中描述的各个实施例的元件可以与不同实施例的元件组合。在以下说明中使用的术语“晶片”、“衬底”或者“半导体衬底”可以包括具有半导体表面的任何基于半导体的结构。晶片和结构将被理解为包括硅、绝缘体上硅(SOI)、蓝宝石上硅(SOS)、掺杂和非掺杂半导体、由基础半导体基底支撑的硅的外延层、以及其它半导体结构。半导体不需要是基于硅的。半导体也可以是锗化硅、锗、或者砷化镓。根据其它实施例，碳化硅(SiC)或者氮化镓(GaN)可以形成半导体衬底材料。如在本说明书中使用的术语“横向的”和“水平的”旨在描述与半导体衬底或者半导体本体的第一表面平行的定向。该第一表面可以是，例如，晶片或者裸片的表面。如在本说明书中使用的术语“竖直的”旨在描述布置为与半导体衬底或者半导体本体的第一表面垂直的定向。如此处所使用的，术语“具有”、“含有”、“包含”、“包括”等是开放性术语，这些术语表示存在规定的元件或者特征，但是不排除附加的元件或者特征。“一”、“一个”和“该”旨在包括复数形式以及单数形式，除非上下文另有明确指示。附图和说明书通过在掺杂类型“n”或者“p”旁标注“-”或者“+”来图示相对掺杂浓度。例如，“n-”指低于“n”掺杂区域的掺杂浓度的掺杂浓度，而“n+”掺杂区域具有比“n”掺杂区域的掺杂浓度更高的掺杂浓度。具有相同的相对掺杂浓度掺杂区域并不一定具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区域可以具有相同或者不同的绝对掺杂浓度。在附图和说明书中，为了更好理解，常常将掺杂部分指定为“p”或者“n”掺杂的。如要清楚理解的，该指定不旨在是限制性的。掺杂类型可以是任意的，只要实现了所描述的功能。进一步地，在所有实施例中，掺杂类型可以被反转。如在本说明书中所采用的，术语“耦合”和/或“电耦合”不旨在表示元件必须直接地耦合在一起，可以在“耦合”或者“电耦合”的元件之间
设置中间元件。术语“电连接”旨在描述在电连接在一起的各个元件之间的低欧姆电连接。图1示出了根据一个实施例的半导体器件1的水平截面图。图1的截面图是沿着与半导体衬底的第一主表面平行的平面所截取的。在图1中示出的半导体器件1包括源极区域201、漏极区域205、沟道区域220和漂移区260。源极区域201、漏极区域205和漂移区260可以掺杂有第一导电类型的掺杂剂，例如，n型掺杂剂。源极区域和漏极区域201、205的掺杂浓度可以高于漂移区260的掺杂浓度。沟道区域220布置在源极区域201与漂移区260本文档来自技高网...

【技术保护点】
一种包括晶体管的半导体器件，所述晶体管位于具有第一主表面的半导体衬底中，所述晶体管包括：源极区域；漏极区域；沟道区域；漂移区；以及栅极电极，所述栅极电极与所述沟道区域的至少两侧相邻，所述栅极电极设置于在第一方向上延伸的栅极沟槽中，所述第一方向与所述第一主表面平行，所述栅极电极电耦合至栅极端子，所述沟道区域和所述漂移区沿着所述第一方向设置在所述源极区域与所述漏极区域之间，所述半导体器件进一步包括导电层，所述导电层位于所述栅极电极下方、并且与所述栅极电极绝缘，所述导电层电连接至所述栅极端子。

【技术特征摘要】
2015.03.12 US 14/656,0411.一种包括晶体管的半导体器件，所述晶体管位于具有第一主表面的半导体衬底中，所述晶体管包括：源极区域；漏极区域；沟道区域；漂移区；以及栅极电极，所述栅极电极与所述沟道区域的至少两侧相邻，所述栅极电极设置于在第一方向上延伸的栅极沟槽中，所述第一方向与所述第一主表面平行，所述栅极电极电耦合至栅极端子，所述沟道区域和所述漂移区沿着所述第一方向设置在所述源极区域与所述漏极区域之间，所述半导体器件进一步包括导电层，所述导电层位于所述栅极电极下方、并且与所述栅极电极绝缘，所述导电层电连接至所述栅极端子。2.根据权利要求1所述的半导体器件，其中所述导电层的部分设置为与所述第一主表面相邻。3.根据权利要求1所述的半导体器件，其中所述导电层设置在所述栅极沟槽中。4.根据权利要求1所述的半导体器件，进一步包括场极板，所述场极板与所述漂移区相邻布置，所述场极板设置在所述第一主表面处。5.根据权利要求1所述的半导体器件，其中所述沟道区域具有在所述第一方向上延伸的第一脊件的形状。6.根据权利要求5所述的半导体器件，其中所述漂移区的部分具有沿着所述第一方向延伸的第二脊件的形状。7.根据权利要求6所述的半导体器件，其中所述第二脊件具有与所述第一脊件的宽度不同的宽度。8.根据权利要求5所述的半导体器件，其中s/d>2.0，其中s表示所述第一脊件的沿着第一方向测得的长度，并且其中d表示所述第一脊件的宽度。9.一种集成电路，包括根据权利要求1所述的半导体器件、以及第二晶体管，所述第二晶体管包括：第二源极区域；第二漏极区域；第二沟道区域；第二漂移区；第二栅极电极；以及第二场极板，所述第二场极板与所述第二漂移区相邻，所述第二沟道区域和所述第二漂移区沿着第二方向设置在所述第二源极区域与所述第二漏极区域之间，所述第二方向相对于所述第一主表面垂直地延伸。10.根据权利要求9所述的集成电路，其中所述集成电路实现半桥。11.一种包括晶体管的半导体器件，所述晶体管位于具有第一主表面的半导体衬底中，所述晶体管包括：源极区域；漏极区域；沟道区域；漂移区；栅极电极，所述栅极电极与所述沟道区域的至少两侧相邻；以及场极板，所述场极板与所述漂移区的至少两侧相邻，所述栅极电极设置于在第一方向上延伸的沟槽中，所述第一方向与所述第一主表面平行，所述沟道区域和所述漂移区沿着所述第...

【专利技术属性】
技术研发人员：K·科伊普，A·梅瑟，T·施勒塞尔，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国;DE