集成电路衬底及其制造方法技术

本申请涉及集成电路衬底及其制造方法。说明书公开了一种用于制造集成电路芯片的方法。该方法包括提供具有多个集成电路的晶片，每个集成电路设置在独立的有源区域中，并且对于每个有源区域，在有源区域外设置与集成电路相关联的代码图案。还公开了计算机可读介质。此外，还公开了制造装置，其被配置为接收晶片并从晶片中去除材料来为晶片提供形成为用于将晶片分离为裸片的沟槽的划线。说明书还公开了晶片、源于原始晶片并承载集成电路的集成电路芯片裸片衬底以及集成电路芯片。

【技术实现步骤摘要】

本专利技术涉及集成电路芯片的制造。
技术介绍
许多电路芯片由硅晶体制成。典型地，晶体被切成片，即所谓的晶片。晶片被批量处理，例如一批量包括25个晶片，在这种情况下，晶片的批量被称为组(lot)。在晶片处理期间，多个集成电路实例被形成在该组的每个晶片上。每个集成电路在晶片上限定有源区域。因此，在晶片上创建多个有源区域。在处理晶片的稍后步骤中，从有源区域之间的一些空间中去除晶片材料，从而在晶片表面中形成沟槽(即，所谓的划线线)。典型地，形成在晶片上的多个集成电路沿着划线线通过断开、锯切或切割晶片而最后被相互分离，每个集成电路形成所谓的裸片。一旦形成在晶片上的多个集成电路相互分离，裸片例如被设置到裸片框架，该裸片框架在制造电路芯片的进一步步骤期间保持裸片。有时，在制造集成电路芯片之后，集成电路会出现故障。需要调查故障的原因，例如以避免类似产品的未来故障和/或为了在仍在制造的产品中去除产生该故障的原因，和/或为了标识对故障负责的实体。然而，不可能在故障出现在具体组的晶片和/或在晶片上的具体位置中的程度上调查故障的精确原因。
技术实现思路
本申请的目的在于克服上述现有技术中的缺陷。根据本申请实施例的一个方面，提供一种用于制造半导体芯片的方法，所述方法包括：提供具有多个有源区域的晶片，每个有源区域
被设置在独立的裸片区域中；以及对于每个有源区域，在所述有源区域外设置代码图案，所述代码图案与所述裸片区域相关联。根据本申请实施例的一个方面，提供一种用于制造半导体裸片的方法，所述方法包括：提供具有多个有源区域的晶片，每个有源区域设置在独立的裸片区域中；形成环绕所述裸片区域的划线，其中在多个循环中执行形成所述划线，每个循环包括各向同性等离子体蚀刻阶段和之后的钝化阶段，通过改变所述各向同性等离子体蚀刻阶段的持续时间来在每个裸片区域的侧壁中蚀刻代码图案；以及将所述晶片分离成多个独立的裸片，每个裸片包括所述代码图案，所述代码图案提供关于所述裸片的信息。根据本申请实施例的一个方面，提供一种制造装置，包括：蚀刻装置；处理器；以及计算机可读介质，保持在执行时使所述处理器控制所述蚀刻装置执行以下步骤的指令：接收包括多个有源区域的晶片，每个有源区域设置在独立的裸片区域中；以及从所述晶片去除材料以在所述裸片区域之间形成一个或多个划线沟槽，其中在去除所述材料时，在所述有源区域外形成代码图案。根据本申请实施例的一个方面，提供一种半导体器件，包括：裸片衬底，源于原始晶片；有源区域，设置在所述裸片衬底的表面处；以及代码图案，设置在所述裸片衬底的侧壁上，所述代码图案提供与包括所述原始晶片的组或者所述裸片衬底在所述原始晶片中的位置或者制造所述晶片的设施或者它们的组合相关的信息。根据本申请实施例的一个方面，提供一种方法，包括：从半导体裸片的侧壁检测代码图案，在所述半导体裸片中包括集成电路、分立器件或MEMS器件；以及分析所述代码图案以得到与包括原始晶片的组或者所述半导体裸片在所述原始晶片中的位置或者制造所述晶片的设施或者它们的组合相关的信息。根据本申请的方案，可以提供改进的集成电路芯片及其制造方法，实现可以调查集成电路芯片的操作中的故障。附图说明包括附图以提供对本专利技术的进一步理解，并且附图结合到说明书中并组成说明书的一部分。附图示出了本专利技术的实施例，并与说明书一起用于解释本专利技术的原理。图1是示意性示出根据一些实施例的晶片100的一部分的截面侧视图。图2是示意性示出根据一些实施例的从晶片切割的裸片衬底的截面侧视图。图3是示意性示出根据一些实施例的与晶片分离的裸片衬底的横向侧视图。图4是示意性示出根据一些实施例的晶片的顶视图。图5是示意性示出根据一些实施例的执行图2所示裸片衬底上的图案检测的截面侧视图。图6是根据一些实施例的代码的示图。图7是示意性示出根据一些实施例的如图3所示执行裸片衬底上的图案检测的截面侧视图。图8是示意性示出根据一些实施例的如图3所示执行裸片衬底上的图案检测的截面侧视图。图9是示意性示出根据一些实施例的如图3所示执行裸片衬底上的图案检测的截面侧视图。图10是示意性示出根据一些实施例的如图4所示从晶片分离的裸片衬底的顶视图。图11A和图11B示出了根据一些实施例的条形码。如本文所使用的，类似的术语在说明书中表示类似的元件。附图的元件不需要相对彼此按比例绘制。类似的参考标号表示对应的类似部分。由于根据本专利技术的实施例的部件可以以多种不同的定向来定位，所以方向术语可用于说明的目的，然而不用于限制，除非另有相反说明。通过参考以下详细描述，容易理解根据本专利技术的其他实施例以及
本专利技术的许多预期优势。应该理解，在不背离本专利技术的精神的情况下可以使用其他实施例或者可以进行结构或逻辑变化。因此，以下详细说明不用于限制的目的，并且通过所附权利要求来限定本专利技术的范围。具体实施方式以下，参照附图公开实施例、实施方案及相关效果。图1是示意性示出根据一些实施例的晶片100的一部分的截面图。晶片由诸如硅、碳化硅、氮化镓或砷化镓的半导体材料制成。在一些实施例中，晶片由箔(例如，塑料箔或金属箔)制成、包括铂或者主要包括箔。图1的晶片100经受处理步骤以在芯片部分中形成大量结构相同的集成电路。为了说明的目的，晶片100的截面被示为包括两个芯片部分，这里也称为集成电路(IC)部分110、120。然而，应该理解，沿着一个截面取决于截面的长度和各个芯片衬底的大小的晶片100可以提供几十个芯片部分，甚至几百个芯片部分。由于衬底源于晶片，所以衬底材料是晶片的材料。在形成集成电路之后，IC部分110、120被掩模层130覆盖。在一些实施例中，通过光刻胶来提供掩模层130。在一些实施例中，使用光刻光掩模，使光刻胶的所选部分(即，覆盖IC部分110、120的那些部分)暴露给光，以抵抗随后的蚀刻处理步骤。本专利技术的实施例适用于包括许多晶体管(例如，几百个或百万个)的集成电路，这些晶体管被互连以形成任何数量的器件，诸如处理器、控制器或任何其他器件。另一方面，本专利技术等效地应用于仅具有单个晶体管的实施例，例如功率MOSFET。实际上，器件不需要任何晶体管，例如MEMS器件。接下来，在一些实施方式中，如图1中的箭头140所示，晶片100的光刻胶层130被暴露用于蚀刻。光刻胶层130的那些部分被暴露给光并由此使得抵抗蚀刻，从而耐受该蚀刻。相反，光刻胶层130的先前没有暴露给光的其它部分不耐受该蚀刻。从而，在那些部分中，掩
模130被去除，并且形成具有底部190和侧壁180的沟槽150。如以下更详细解释的，根据一些实施方式，沟槽150限定划线线，晶片100沿着划线线被分离为各个芯片。在一些实施例中，使用各向异性等离子体蚀刻来执行蚀刻。在一些实施例中，通过在第一工艺阶段和第二工艺阶段之间交替重复来执行各向异性等离子体蚀刻。第一工艺阶段是等离子体蚀刻阶段，其在一些实施方式中基本是各向同性的。第二工艺阶段是钝化层的沉积，以保护衬底免受在等离子体蚀刻阶段期间提供的反应离子所引起的化学活性的影响。在一些实施例中，钝化层是化学惰性的。在一些实施方式中，在等离子体蚀刻阶段期间，定向离子轰击衬底并在沟槽150的底部190处比在沟槽侧壁180处更多地攻击钝化层。因此，快速地去除沟本文档来自技高网...

【技术保护点】
一种用于制造半导体芯片的方法，所述方法包括：提供具有多个有源区域的晶片，每个有源区域被设置在独立的裸片区域中；以及对于每个有源区域，在所述有源区域外设置代码图案，所述代码图案与所述裸片区域相关联。

【技术特征摘要】
2015.04.28 US 14/698,6391.一种用于制造半导体芯片的方法，所述方法包括：提供具有多个有源区域的晶片，每个有源区域被设置在独立的裸片区域中；以及对于每个有源区域，在所述有源区域外设置代码图案，所述代码图案与所述裸片区域相关联。2.根据权利要求1所述的方法，其中，所述方法包括：从所述晶片去除材料以在所述有源区域外形成一个或多个划线沟槽，其中所述代码图案被设置在所述一个或多个划线沟槽的侧壁上。3.根据权利要求2所述的方法，其中，主要通过各向异性蚀刻来执行去除所述材料。4.根据权利要求3所述的方法，其中，在多个循环中执行所述各向异性蚀刻，每个循环包括各向同性等离子体蚀刻阶段以及之后的钝化阶段，通过改变所述各向同性等离子体蚀刻阶段的持续时间来设置所述代码图案。5.根据权利要求2所述的方法，其中，去除所述材料包括：改变每单位时间的材料去除的速率以形成所述代码图案。6.根据权利要求5所述的方法，还包括切割所述晶片，其中，去除材料以加深所述划线沟槽，直到所述晶片被划分为独立的裸片衬底为止，每个裸片衬底包括一个所述裸片区域，其中形成在包围所述有源区域的裸片衬底侧壁中的图案凹坑不宽于形成在包围所述有源区域下方的所述裸片衬底的裸片侧壁中的切割凹坑。7.根据权利要求1所述的方法，其中，所述代码图案表示与包括所述晶片的晶片组相关联的信息。8.根据权利要求1所述的方法，其中，所述代码图案与所述晶片上的有源区域的位置相关联。9.根据权利要求8所述的方法，其中，所述代码图案表示指示设置在所述晶片上的有源区域的阵列中的列位置坐标和线位置中的
\t至少一个的信息。10.一种用于制造半导体裸片的方法，所述方法包括：提供具有多个有源区域的晶片，每个有源区域设置在独立的裸片区域中；形成环绕所述裸片区域的划线，其中在多个循环中执行形成所述划线，每个循环包括各向同性等离子体蚀刻阶段和之后的钝化阶段，通过改变所述各向同性等离子体蚀刻阶段的持续时间来在每个裸片区域的侧壁中蚀刻代码图案；以及将所述晶片分离成多个独立的裸片，每个裸片包括所述代码图案，所述代码图案提供关于所述裸片的信息。11.一种制造装置，包括：蚀刻装...

【专利技术属性】
技术研发人员：M·勒斯纳，M·恩格尔哈特，G·斯特兰茨尔，M·扎加，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国;DE