制造集成电路的方法技术

本发明专利技术提供了IC方法的一个实施例。首先接收IC设计布局的多个模板的图案密度(PD)。然后从多个模板中识别高PD离群值模板和低PD离群值模板。将高PD离群值模板分离为模板的多个子集，并且模板的每个子集携带高PD离群值模板的PD的部分。对低PD离群值模板实施PD均匀性(PDU)优化以及通过使用相应的模板的子集实施多个单独的曝光工艺。本发明专利技术涉及制造集成电路的方法。

【技术实现步骤摘要】
【专利说明】相关申请的交叉引用本申请要求于2014年6月20日提交的美国临时专利申请第62/014，997号的优先权，其全部内容结合于此作为参考。
本专利技术涉及处理，更具体地，涉及使用用于优化图案密度均匀性的图案密度离群值处理。
技术介绍
在集成电路(1C)制造中，通常利用光学临近修正(0PC)以在光刻图案化工艺期间改进1C图案的成像分辨率。然而，随着半导体技术的发展，部件尺寸持续变小。现有的加入各个伪部件的0PC方法具有有限程度的调整图案密度和图案密度的较差均匀性的自由度和有效性。当电子束光刻技术用于形成1C图案时，这存在诸如空间电荷效应和微负载效应的问题。此外，在插入伪部件的工艺期间，与伪部件相关的各个模拟和计算耗费较多的时间，引起成本的增加。因此，需要的是有效并高效地调整1C图案的1C设计和掩模制造的方法以解决上述问题。
技术实现思路
为了解决现有技术中存在的问题，根据本专利技术的方面，提供了一种集成电路(1C)方法，包括:接收1C设计布局的多个模板的具有第一ro范围R的图案密度(PD);从所述多个模板中识别高ro离群值模板和低ro离群值模板；将所述高ro离群值模板分离为模板的多个子集，其中，所述模板的每个子集携带所述高ro离群值模板的部分；对所述低ro离群值模板实施ro均匀性(rou)优化；以及使用相应的所述模板的子集实施多个单独的曝光工Ο在上述方法中，所述高ro离群值模板和所述低ro离群值模板通过以下步骤识别:确定具有第二范围Rt的ro目标，其中，所述第二范围Rt小于所述第一范围R;以及根据所述ro目标和所述第二范围Rt，限定所述高ro离群值模板和所述低ro离群值模板，其中，所述高ro离群值模板的ro高于所述ro目标并且也在所述第二范围Rt外，并且所述低ro离群值模板的ro低于所述ro目标并且也在所述第二范围Rt外。在上述方法中，所述ro目标选择为小于由电子束模糊预算限定的最大ro。在上述方法中，所述高ro离群值模板包括第一区域和第二区域，其中，所述第一区域具有高ro和大图案临界尺寸(cd)，其中，所述第二区域具有低ro和小cd。在上述方法中，所述第一区域分离为模板的第一子集，并且所述第二区域分离为模板的第二子集。在上述方法中，通过将子分辨率伪部件插入至模板的第二子集来实施所述PDU优化。在上述方法中，实施所述多个单独的曝光工艺包括:使用所述模板的第一子集对半导体衬底实施第一曝光工艺；以及在所述PDU优化之后使用所述模板的第二子集对所述半导体衬底实施第二曝光工艺，所述第二曝光工艺具有与所述第一曝光工艺不同的曝光剂量。在上述方法中，所述高ro离群值模板包括第三区域和第四区域，其中，所述第三区域具有高PD，并且所述第四区域具有低ro和小CD。在上述方法中，所述第三区域分离为模板的第三子集和模板的第四子集，从而使得:所述模板的第三子集携带所述第三区域的ro的;所述模板的第四子集携带所述第三区域的ro的x2%和所述第四区域的ro的10%4%和x2%的总和等于所述第三区域的pd的100% ;以及所述模板的每个子集的ro均满足ro目标或在所述第二范围Rt内。在上述方法中，实施所述多个单独的曝光工艺包括:使用所述模板的第三子集实施第三曝光工艺；以及使用所述模板的第四子集实施第四曝光工艺，所述第四曝光工艺的曝光剂量与所述第三曝光工艺中使用的曝光剂量不同。在上述方法中，所述第三区域分离为模板的第五子集和模板的第六子集，并且所述第四区域分离为模板的第七子集，从而使得:所述模板的第五子集携带所述第三区域的pd的x3%;所述模板的第六子集携带所述第三区域的ro的x4%;所述模板的第七子集携带所述第四区域的ro的10% 4%和x4%的总和等于所述第三区域的ro的ιοο% ;以及所述模板的每个子集的ro均满足ro目标或在所述第二范围Rt内。在上述方法中，通过将子分辨率伪部件插入至所述模板的第七子集来实施所述rou优化。在上述方法中，实施所述多个单独的曝光工艺包括:使用所述模板的第五子集实施第五曝光工艺；使用所述模板的第六子集实施第六曝光工艺，所述第六曝光工艺具有与所述第五曝光工艺不同的曝光剂量；以及使用所述模板的第七子集实施第七曝光工艺，所述第七曝光工艺的曝光剂量与所述第五曝光工艺和所述第六曝光工艺中使用的曝光剂量不同。根据本专利技术的另一方面，还提供了一种集成电路(1C)方法，包括:接收1C设计布局的多个模板的具有第一范围R的图案密度(PD);确定ro目标和第二范围Rt，其中，所述第二范围Rt小于所述第一范围R，其中，所述ro目标选择为小于由电子束模糊预算限定的最大ro ;根据所述ro目标和所述第二范围Rt，从所述多个模板中识别高ro离群值模板和低ro离群值模板；将所述高ro离群值模板分离为模板的多个子集，其中，所述模板的每个子集携带所述高ro离群值模板的ro的部分，其中，每个子集的ro的总和等于ro离群值模板的ro的ιοο%;将子分辨率伪部件插入在所述低ro离群值模板中；以及使用相应的所述模板的子集实施多个单独的曝光工艺。在上述方法中，所述高ro离群值模板包括第一区域和第二区域，其中，所述第一区域具有高pd，并且所述第二区域具有低ro和小CD。在上述方法中，所述第一区域分离为模板的第一子集和模板的第二子集，从而使得:所述模板的第一子集携带所述第一区域的ro的;所述模板的第二子集携带所述第一区域的ro的x2%和所述第二区域的ro的10%;\%和x2%的总和等于所述第一区域的pd的100% ;以及所述模板的每个子集的ro均满足ro目标或在所述第二范围Rt内。在上述方法中，实施所述多个单独的曝光工艺包括:使用所述模板的第一子集实施第一曝光工艺；以及使用所述模板的第二子集实施第二曝光工艺，所述第二曝光工艺的曝光剂量与在所述第一曝光工艺中使用的曝光剂量不同。在上述方法中，所述第一区域分离为模板的第三子集和模板的第四子集，并且所述第二区域分离为模板的第五子集，从而使得:所述模板的第三子集携带所述第一区域的pd的x3% ;所述模板的第四子集携带所述第一区域的ro的x4%并且所述模板的第五子集携带所述第二区域的ro的10% 4%和x4%的总和等于所述第一区域的ro的ιοο% ;以及所述模板的每个子集的ro均满足ro目标或在所述第二范围Rt内。在上述方法中，通过将所述子分辨率伪部件插入至所述模板的第五子集来实施所述rou优化。在上述方法中，实施所述多个单独的曝光工艺包括:使用所述模板的第三子集实施第三曝光工艺；使用所述模板的第四子集实施第四曝光工艺，所述第四曝光工艺的曝光剂量与所述第三曝光工艺不同；以及使用所述当前第1页1 2 3 4 本文档来自技高网...

【技术保护点】
一种集成电路(IC)方法，包括：接收IC设计布局的多个模板的具有第一PD范围R的图案密度(PD)；从所述多个模板中识别高PD离群值模板和低PD离群值模板；将所述高PD离群值模板分离为模板的多个子集，其中，所述模板的每个子集携带所述高PD离群值模板的部分；对所述低PD离群值模板实施PD均匀性(PDU)优化；以及使用相应的所述模板的子集实施多个单独的曝光工艺。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：林钜馥，陈正宏，刘沛怡，王文娟，林世杰，林本坚，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71