层迭封装结构及其制造方法技术

一种层迭封装结构及制造方法。层迭封装结构包括第一封装件、第二封装件以及数个针脚。第一封装件包含第一基板及设置于其上的第一芯片，第二封装件包含第二基板及设置于其上的第二芯片。第二封装件设置于第一封装件之下，第二基板具有数个连结孔。数个针脚设置于第一封装件，并分别插入些连结孔内以电性连接第一封装件以及第二封装件。

【技术实现步骤摘要】

本专利技术是有关于一种，且特别是有关于一 种利用针脚连接的。
技术介绍
随着行动多媒体产品的普及以及它们对更高数字信号处理、具有更高储存容量和灵活性的新型储存架构的迫切需求，堆栈式封装层迭(stacked package on package, PoP)应用正快速成长。在整合复杂逻辑和内存方面，堆栈式封装层迭(PoP)是一种新兴的、成 本最低的3D封装解决方案。是统设计师可以利用堆栈式封装层迭(PoP)开 发新的组件外形、整合更多的半导体，并通过由堆栈带来的封装体积优势 保持甚至减少母板的尺寸。图1传统的层迭封装的剖面图。请参照图1,传统层迭封装结构10包 括上层封装件12以及下层封装件14, 二者以焊球20焊接在一起。下层封 装件14的基板16表面必须设置芯片18、布线以及设置焊球20。然而，由于下层基板16必须预留焊球20焊接的位置，使得下层基板 16可供布线的位置变小。布线和植球都在同一层，造成线路需走内层时放 置导电栓(VIA)的困难。尤其是越靠近芯片18的高密度区更是难以布线， 有可能需使用多层版技术或甚至要加大封装件尺寸。
技术实现思路
有鉴于此，本专利技术的目的就是在提供一种， 其封装件之间以针脚连接，可以增加下层封装件的布线空间。根据本专利技术的目的，提出一种层迭封装结构及制造方法。层迭封装结 构包括第一封装件、第二封装件以及数个针脚。第一封装件包含第一基板 及设置于其上的第一芯片，第二封装件包含第二基板及设置于其上的第二芯片。第二封装件设置于第一封装件之下，第二基板具有数个连结孔。数 个针脚设置于第一封装件，并分别插入些连结孔内以电性连接第一封装件 以及第二封装件。根据本专利技术的目的，再提出一种层迭封装包括第一封装件、第二封装 件、数个第一针脚、数个第二针脚以及连接件。第一封装件包含第一基板 及设置于其上的第一芯片。第二封装件包含第二基板及设置于其上的第二 芯片，第二封装件设置于第一封装件之下。数个第一针脚设置于第一封装 件，数个第二针脚设置于第二封装件。连接件套接于数个第一针脚以及数 个第二针脚，用以电性连接第一封装件与第二封装件。根据本专利技术的目的，又提出一种层迭封装的制造方法，包括(a)提供第一封装件，将第一芯片设置于第一基板上，且第一芯片是电性连接于第一基板；(b)提供第二封装件，将第二芯片设置于第二基板上，且第一芯 片是电性连接于第一基板；(c)设置数个第一针脚于第一基板；(d)设置数 个第二针脚于第二基板；(e)将连接件套设于数个第二针脚；以及(f)将第 一封装件的数个第 一针脚对应地插设于连接件，据以第 一封装件是电性连 接于第二封装件。根据本专利技术的目的，更提出一种层迭封装的制造方法，包括(a)提 供第一封装件，将第一芯片设置于第一基板上，且第一芯片是电性连接于 第一基板；(b)提供第二封装件，将第二芯片设置于第二基板上，且第二 芯片是电性连接于第二基板；以及(c)设置数个针脚于第一基板；(d)形成 数个连结孔于第二基板；以及(e)将数个针脚插入数个连结孔，以电性连 接第 一封装件以及第二封装件。本专利技术所揭露的层迭封装结构及制造方法，其多个封装件之间是以针 脚连接，节省下来的空间可供布线、芯片置放或是封胶等利用，让第二基 板上的空间做更为有效率的使用，增加基板布局的弹性。举例来说，即使 在层迭封装结构中采用多芯片封装件或其它较为复杂的模块，也不需要增 加基板面积因为第二基板上的布线空间已经变大可以容纳较为复杂的布 线。为让本专利技术的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下 附图说明图1传统的层迭封装的剖面图。图2绘示依照本专利技术的第 一 实施例的层迭封装的结构图。 图3A ~ 3C绘示本专利技术的第 一 实施例的层迭封装的针脚与连结孔连接 方式的示意图。图4绘示依照本专利技术的第二实施例的层迭封装的结构图。 图5绘示图4的连接件的剖面图。具体实施方式 第一实施例请参照图2,其绘示依照本专利技术的第一实施例的层迭封装的结构图。 本实施例的层迭封装(Package On Package00包括第一封装件120、第 二封装件140以及针脚160。第一封装件120包含第一基板122及设置于 其上的第一芯片124。第一封装件更包括第一内部线路123以及第一封装 材料126。第一内部线路123形成于第一基板122中，其中第一芯片124 与第一内部线路123电性连接。第一封装材料126包覆第一基板122以及 第一芯片124。第二封装件140包含第二基板142及设置于其上的第二芯片144,第 二封装件140设置于第一封装件120之下。第二封装件140更包括第二内 部线路143、第二封装材料146以及数个焊球141。第二内部线路143形 成于第二基板142中，其中第二芯片144是电性连接于第二内部线路143。 第二封装材料146包覆第二基板142以及第二芯片144。数个焊球141设 置于第二基板142之下表面。请参照图3A,其绘示依照图2中第二基板的局部放大图。需注意的是， 第二基板142具有数个连结孔148。较佳的是，第二封装件140更包括数 个插槽149,设置于第二基板142的数个连结孔148内。数个针脚(pin)160设置于第一封装件120，并分别插入数个连结孔148内以电性连接第一封装件120以及第二封装件140。数个针脚160设置第 一基板120之下表面，并电性连接于第一内部线路123。由于本专利技术是利用针脚取代传统的焊球来连接二封装件，节省下来的 空间可供布线、芯片置放或是封胶等利用，让第二基板上的空间做更为有 效率的使用，增加基板布局的弹性。举例来说，即使在层迭封装结构中采 用多芯片封装件或其它较为复杂的模块，也不需要增加基板面积因为第二 基板上的布线空间已经变大可以容纳较为复杂的布线。或者，于基板上设 置尺寸较大的芯片。或者，缩小第二基板的尺寸，进而将层迭封装结构的 尺寸缩小。上述的层迭封装100的制造方法包括下列步骤。首先，提供第一封装 件120，其详细步骤描述如下。先形成第一内部线路123于第一基板122 内，再将第一芯片124设置于第一基板124上。第一芯片124是电性连接 于第一基板122，例如是打线接合如图2所示。最后利用第一封装材料126 将第一基板122、第一芯片124封胶成型(overmold)。接着，提供第二封装件140,其详细步骤描述如下。首先，先形成第 二内部线路143于第二基板140内，再将第二芯片144设置于第二基板 142上，且第二芯片144是电性连接于第二基板142，例如是打线接合如 图2所示。最后利用第二封装材料146将第二基板142、第二芯片144封 胶成型。然后，设置数个针脚160于第一基板122。其中，数个针脚160是电 性连接于第一内部线路123，并设置于第一基板122之下表面。图3A-3C绘示本专利技术的第一实施例的层迭封装的针脚与连结孔连接 方式的示意图。请参照图3A,形成数个连结孔148于第二基板142，数个 连结孔148设置第二基板142的上表面，并暴露出第二内部线路143。请 参照图3B，形成数个插槽149于数个连结孔148，以保护连结孔148避 免崩裂并用以引导针脚160进入连结孔148。最后，将数本文档来自技高网...

【技术保护点】
一种层迭封装，包括：　　　　第一封装件，包含第一基板及设置于其上的第一芯片；　　　　第二封装件，包含第二基板及设置于其上的第二芯片，该第二封装件设置于该第一封装件之下，该第二基板具有数个连结孔；以及　　　　数个针脚，设置于该第一封装件，并分别插入该些连结孔内以电性连接该第一封装件以及该第二封装件。

【技术特征摘要】
1.一种层迭封装，包括第一封装件，包含第一基板及设置于其上的第一芯片；第二封装件，包含第二基板及设置于其上的第二芯片，该第二封装件设置于该第一封装件之下，该第二基板具有数个连结孔；以及数个针脚，设置于该第一封装件，并分别插入该些连结孔内以电性连接该第一封装件以及该第二封装件。2. 如权利要求1所述的层迭封装，其中该第二封装件更包括数个插槽, 设置于该第二基板的该些连结孔内；其中，该些针脚是插设于该些插槽中。3. 如权利要求1所述的层迭封装，其中该第二封装件更包括 第二内部线路，形成于该第二基板中，其中该第二芯片是电性连接于该第二内部线路；第二封装材料，包覆该第二基板以及该第二芯片；以及 数个焊球，设置于该第二基板的下表面；其中，该些连结孔设置该第二基板的上表面，并暴露出该第二内部线4. 如权利要求1所述的层迭封装，其中该第一封装件更包括 第一内部线路，形成于该第一基板中，其中该第一芯片与该第一内部线路电性连接；以及第一封装材料，包覆该第一基板以及该第一芯片；其中，该些针脚设置该第一基板的下表面，并电性连接于该第一内部 线路。5. —种层迭封装，包括 第一封装件，包含第一基板及设置于其上的第一芯片； 第二封装件，包含第二基板及设置于其上的第二芯片，该第二封装件 设置于该第一封装件之下；数个第一针脚，设置于该第一封装件； 数个第二针脚，设置于该第二封装件；以及连接件，套接于该些第一针脚以及该些第二针脚，用以电性连接该第 一封装件与该第二封装件。6.如权利要求5所述的层迭封装，其中该连接件包括 第一夹持部，用以夹持该些第一针脚； 第二夹持部，用以夹持该些第二针脚；以及导电部，设置于该第一夹持部以及该第二夹持部之间，用以电性连接 夹持于该第二夹持部的该第二针脚以及夹持于该第一夹持部的该第一针7. 如权利要求5所述的层迭封装，该第一封装件更包括 第一内部线路，形成于该第一基板中，其中该第一芯片是电性连接于该第一内部线路；第一封装材料，包覆该第一基板以及该第一芯片；以及其中，第一针脚设置该第一基板的一下表面，并电性连接于该第一内部线路。8. 如权利要求5所述的层迭封装，该第二封装件更包括 第二内部线路，形成于该第二基板中，其中该第二芯片是电性连接于该第...

【专利技术属性】
技术研发人员：周哲雅，邱基综，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]