叠层封装结构及封装方法技术

本申请公开了一种影像传感芯片的叠层封装结构，该叠层封装结构包括影像传感芯片封装体、控制芯片封装体以及电路板，通过将影像传感芯片封装体和电路板并列设置于控制芯片封装体的同一表面，可以减少叠层封装结构的层数，进而减少叠层封装结构的总厚度。在该叠层封装结构中，影像传感芯片封装体包括第一基板和影像传感芯片，第一基板包括第一表面和第二表面，控制芯片封装体包括第二基板和控制芯片，第二基板包括第一表面和第二表面，为了实现信号的传递，可以将第一基板的第二表面与第二基板的第一表面的第一区域电连接，电路板与第二基板的第一表面的第二区域电连接。本申请还公开了一种叠层封装结构的封装方法。

Laminated package structure and encapsulation method

【技术实现步骤摘要】
叠层封装结构及封装方法
本申请涉及芯片封装
，尤其涉及一种叠层封装结构与封装方法。
技术介绍
随着半导体制造技术以及立体封装技术的不断发展，电子器件和电子产品对多功能化和微型化的要求越来越高。在这种小型化趋势的推动下，要求芯片的封装尺寸不断减小。根据国际半导体技术路线图，三维叠层封装技术(POP，package-on-package)能更好地实现封装的微型化。三维叠层封装具有如下特点：封装体积更小，封装立体空间更大，引线距离缩短从而使信号传输更快，产品开发周期短，投放市场速度快等。三维叠层封装主要应用于移动手机、手提电脑、数码相机等手持设备和数据产品中。目前已经出现了将三维叠层封装技术应用到影像传感芯片封装领域的实例。现有的影像传感芯片的叠层封装结构如图1所示。其中，影像传感芯片封装体10与控制芯片封装体20的一表面连接，软电路板(FPC)30与控制芯片封装体20的另一相对表面连接在一起，三者形成层叠结构。在图1所示的影像传感芯片的叠层封装结构中，软电路板(FPC)30以及影像传感芯片封装体10分别设置在控制芯片封装体20的两个表面上，形成三者垂直层叠结构，该软电路板(FPC)30、控制芯片封装体20和影像传感芯片封装体10的厚度均会影响垂直层叠结构的总厚度，导致影像传感芯片的叠层封装结构的厚度较厚，如此不利于电子产品的轻薄化。
技术实现思路
有鉴于此，本申请提供了一种叠层封装结构及封装方法，以减小影像传感芯片的叠层封装结构的整体厚度。为了解决上述技术问题，本申请采用了如下技术方案：一种叠层封装结构，包括：影像传感芯片封装体、控制芯片封装体以及电路板；其中，所述影像传感芯片封装体包括第一基板和至少一个影像传感芯片，所述第一基板包括相对的第一表面和第二表面，所述影像传感芯片电连接至所述第一基板的第一表面上；所述控制芯片封装体包括第二基板和至少一个控制芯片，所述第二基板包括相对的第一表面和第二表面，所述第二基板的第一表面包括第一区域和第二区域，所述控制芯片位于所述第二基板的第二表面侧，且电连接至所述第二基板的第二表面上；所述影像传感芯片封装体和电路板均位于所述第二基板的第一表面侧，所述电路板位于所述影像传感芯片封装体的旁侧，所述第一基板的第二表面与所述第二基板的第一表面的第一区域电连接，所述电路板与所述第二基板的第一表面的第二区域电连接。一种叠层封装方法，包括：提供影像传感芯片封装体、控制芯片封装体以及电路板；其中，所述影像传感芯片封装体包括第一基板和至少一个影像传感芯片，所述第一基板包括相对的第一表面和第二表面，所述影像传感芯片电连接至所述第一基板的第一表面上；所述控制芯片封装体包括第二基板和至少一个控制芯片，所述第二基板包括相对的第一表面和第二表面，所述第二基板的第一表面包括第一区域和第二区域；所述控制芯片位于所述第二基板的第二表面侧，且电连接至所述第二基板的第二表面上；将所述影像传感芯片封装体和所述电路板并列设置于所述第二基板的第一表面侧，且将所述第一区域与所述第一基板的第二表面电连接，将所述第二区域与所述电路板电连接。相较于现有技术，本申请具有以下有益效果：基于以上技术方案可知，本申请实施利提供的叠层封装结构中，影像传感芯片封装体和电路板位于控制芯片封装体的同一表面侧，并且电路板位于影像传感芯片封装体的旁侧，如此，电路板不会影响整个叠层封装结构的厚度，该叠层封装结构的总体厚度为影像传感芯片封装体和控制芯片封装体的厚度之和，因此，相较于现有技术中的叠层封装结构，本申请实施例提供的叠层封装结构的厚度更薄，平整度更好，结构更简单，降低了工艺难度，有利于影像传感器的小型化。附图说明为了清楚地理解本专利技术和现有技术的方案，下面将描述本专利技术和现有技术的技术方案所用到的附图做一简要说明。显而易见地，这些附图仅是本专利技术的部分实施例，本领域技术人员在未付出创造性劳动的前提下，还可以获得其它附图。图1所示为现有技术中影像传感芯片的叠层封装结构的剖面示意图；图2A至图2E所示为本申请一实施例提供的影像传感芯片的叠层封装结构的剖面示意图以及俯视图；图3所示为本申请另一实施例提供的影像传感芯片的叠层封装结构的剖面示意图；图4所示为本申请又一实施例提供的影像传感芯片的叠层封装结构的剖面示意图；图5所示为本申请再一实施例提供的影像传感芯片的叠层封装结构的剖面示意图；图6所示为本申请再一实施例提供的影像传感芯片的叠层封装结构的剖面示意图；图7所示为本申请再一实施例提供的影像传感芯片的叠层封装结构的剖面示意图；图8所示为本申请再一实施例提供的影像传感芯片的叠层封装结构的剖面示意图；图9所示为本申请再一实施例提供的影像传感芯片的叠层封装结构的剖面示意图；图10所示为本申请实施例提供的影像传感芯片的叠层封装结构的封装方法的流程图；图11A和图11B所示为本申请实施例提供的影像传感芯片的叠层封装结构的封装方法的一系列步骤对应的剖面结构示意图。附图标记说明：10：影像传感芯片封装体；11：第一基板；11a:第一基板的第一表面；11b：第一基板的第二表面；111：第一焊垫；112：第二焊垫；113：连接第一焊垫和第二焊垫的电连接结构；114:通孔；12：影像传感芯片；121：感光区；122：第三焊垫；13：第二引线；14：塑封材料；15：透明保护层；16：密封腔体；17：支撑结构；18：镜头模组组件；181：镜头；182：镜头支架；183：粘接胶；20：控制芯片封装体；21：第二基板；21a：第二基板的第一表面；21b：第二基板的第二表面；Ⅰ：第二基板的第一表面的第一区域；Ⅱ：第二基板的第一表面的第二区域；211：第四焊垫；212：第五焊垫；213：连接第四焊垫和第五焊垫的电连接结构；22：控制芯片；221：第六焊垫；23：第一引线；30：电路板；40：导电胶；41：焊料；42：焊球。具体实施方式如
技术介绍
部分所述，为了实现电子产品的轻薄化，需要对影像传感芯片的叠层封装结构的厚度进行减薄，将影像传感器小型化。传统的影像传感芯片的叠层封装结构中，软电路板(FPC)30以及影像传感芯片封装体10分别设置在控制芯片封装体20的两个表面上，形成三者垂直层叠结构，该软电路板(FPC)30、控制芯片封装体20和影像传感芯片封装体10的厚度均会影响垂直层叠结构的总厚度，导致影像传感芯片的叠层封装结构的厚度较厚。本申请实施例从降低叠层封装结构的层数来实现降低影像传感芯片的叠层封装结构的总厚度，进而实现影像传感器的小型化，并进一步实现电子产品的轻薄化。为了降低影像传感芯片的叠层封装结构的总厚度，本申请实施例将电路板置于影像传感芯片封装体的旁侧，影像传感芯片封装体和电路板位于控制芯片封装体的同一表面侧，如此，电路板不会影响整个叠层封装结构的厚度，该叠层封装结构的总体厚度为影像传感芯片封装体和控制芯片封装体的厚度之和，因此，相较于现有技术中的叠层封装结构，本申请实施例提供的叠层封装结构的厚度更薄，平整度更好，结构更简单，降低了工艺难度，有利于影像传感器的小型化。下面结合附图对本申请的具体实施方式进行详细描述。应当理解，这些具体实施方式并不限制本申请，本领域普通技术人员根据这些实施方式所做出的结构、方法或者功能上的变换均包含在本申请的保护范围内。为使本文档来自技高网...

【技术保护点】
一种叠层封装结构，其特征在于，包括：影像传感芯片封装体、控制芯片封装体以及电路板；其中，所述影像传感芯片封装体包括第一基板和至少一个影像传感芯片，所述第一基板包括相对的第一表面和第二表面，所述影像传感芯片电连接至所述第一基板的第一表面上；所述控制芯片封装体包括第二基板和至少一个控制芯片，所述第二基板包括相对的第一表面和第二表面，所述第二基板的第一表面包括第一区域和第二区域，所述控制芯片位于所述第二基板的第二表面侧，且电连接至所述第二基板的第二表面上；所述影像传感芯片封装体和电路板均位于所述第二基板的第一表面侧，所述电路板位于所述影像传感芯片封装体的旁侧，所述第一基板的第二表面与所述第二基板的第一表面的第一区域电连接，所述电路板与所述第二基板的第一表面的第二区域电连接。

【技术特征摘要】
1.一种叠层封装结构，其特征在于，包括：影像传感芯片封装体、控制芯片封装体以及电路板；其中，所述影像传感芯片封装体包括第一基板和至少一个影像传感芯片，所述第一基板包括相对的第一表面和第二表面，所述影像传感芯片电连接至所述第一基板的第一表面上；所述控制芯片封装体包括第二基板和至少一个控制芯片，所述第二基板包括相对的第一表面和第二表面，所述第二基板的第一表面包括第一区域和第二区域，所述控制芯片位于所述第二基板的第二表面侧，且电连接至所述第二基板的第二表面上；所述影像传感芯片封装体和电路板均位于所述第二基板的第一表面侧，所述电路板位于所述影像传感芯片封装体的旁侧，所述第一基板的第二表面与所述第二基板的第一表面的第一区域电连接，所述电路板与所述第二基板的第一表面的第二区域电连接。2.根据权利要求1所述的叠层封装结构，其特征在于，所述第一基板的第二表面与所述第二基板的第一表面的第一区域通过导电胶粘合在一起，所述电路板的背面与所述第二基板的第一表面的第二区域通过导电胶粘合在一起。3.根据权利要求2所述的叠层封装结构，其特征在于，所述导电胶为异方性导电胶。4.根据权利要求1所述的叠层封装结构，其特征在于，所述第一基板的第二表面与所述第二基板的第一表面的第一区域通过金属键合的方式电连接在一起，所述电路板的背面与所述第二基板的第一表面的第二区域通过金属键合的方式电连接在一起。5.根据权利要求1所述的叠层封装结构，其特征在于，所述第一基板的第二表面以及所述电路板的背面设置有金属焊球，所述第一基板的第二表面与所述第二基板的第一表面的第一区域通过所述金属焊球连接在一起，所述电路板的背面与所述第二基板的第一表面的第二区域通过所述金属焊球连接在一起。6.根据权利要求1所述的叠层封装结构，其特征在于，所述控制芯片通过芯片倒装方式设置于所述第二基板的第二表面上。7.根据权利要求6所述的叠层封装结构，其特征在于，所述控制芯片为多个，多个控制芯片形成垂直堆叠结构，并且不同控制芯片的表面不完全重叠。8.根据权利要求7所述的叠层封装结构，其特征在于，所述控制芯片通过第一引线电连接至所述第二基板的第二表面上。9.根据权利要求1所述叠层封装结构，其特征在于，一个所述控制芯片与至少一个所述影像传感芯片对应。10.根据权利要求1所述的叠层封装结构，其特征在于，所述控制芯片为ASIC芯片。11.根据权利要求1所述的叠层封装结构，其特征在于，所述第一基板上设置有通孔，所述影像传感芯片位于所述通孔内且所述影像传感芯片的的正面与第一基板的第一表面相平。12.根据权利要求11所述的封装结构，其特征在于，一个所述通孔内设置有一个所述影像传感芯片，各个所述影像传感芯片的正面均与所述基板的第一表面相平。13.根据权利要求11所述的封装结构，其特征在于，一个所述通孔内设置有至少两个所述影像传感芯片，各个所述影像传感芯片的正面均与所述基板的第一表面相平。14.根据权利要求1所述的叠层封装结构，其特征在于，所述影像传感芯片位于所述第一基板的第一表面之上。15.根据权利要求14所述的叠层封装结构，其特征在于，影像传感芯片通过粘接胶粘结在所述第一基板的第一表面上。16.根据权利要求1-15任一项所述的叠层封装结构，其特征在于，所述影像传感芯片正面上设置有感光区和位于所述感光区以外的焊垫，所述焊垫通过第二引线电连接至所述第一基板的第一表面上。17.根据权利要求16所述的叠层封装结构，其特征在于，所...

【专利技术属性】
技术研发人员：王之奇，
申请(专利权)人：苏州晶方半导体科技股份有限公司，
类型：发明
国别省市：江苏,32