一种半导体元器件结构及其制作方法技术

本发明专利技术公开一种半导体元器件结构，包括绝缘体上硅结构，所述绝缘体上硅结构包括硅衬底；第一氧化层，位于所述硅衬底的第一表面上；第二氧化层，位于所述第二氧化层上；顶层硅，位于所述第二层氧化物上；半导体器件，位于所述顶层硅内或表面；所述硅衬底的第二表面依次设置有所述第三氧化层、介电层和阻挡层；开口区贯穿所述阻挡层、介电层、第三氧化层和硅衬底；陷阱区，位于所述开口区内。本发明专利技术通过将埋氧区和开口区分别设置在硅衬底的两个相对面，且在开口区内设置有陷阱区；通过对陷阱层进行至少一层的结构设计，该发明专利技术不仅具有结构简单、制作方便和成本低的特点，而且大大提高信号传输的效率以及降低信号传输的失真率。

Semiconductor component structure and manufacturing method thereof

The invention discloses a semiconductor structure comprises a silicon on insulator structure, the silicon on insulator structure includes a silicon substrate; a first oxide layer, a first surface is positioned on the silicon substrate; second oxide layer is located between the second oxide layer; the top silicon, located in the second layer of oxide semiconductor devices;, located in the top silicon or surface; the second surface of the silicon substrate in the oxide layer, third dielectric layer and the barrier layer; opening area through the barrier layer, third dielectric layer, the oxide layer and the silicon substrate; trap area, located in the opening area. The buried oxide region and opening area are respectively arranged on two opposite surfaces of the silicon substrate, and in the opening area is arranged inside the trap area; through the trap of the at least one layer structure design, the invention not only has the characteristics of simple structure, convenient manufacture and low cost, but also greatly improve the efficiency of signal transmission and reduce the signal transmission rate distortion.

【技术实现步骤摘要】
一种半导体元器件结构及其制作方法
本专利技术属于半导体
，涉及到一种半导体元器件结构及其制作方法。
技术介绍
随着半导体技术的发展，集成电路的集成度越来越高，半导体的应用范围也越来越广，目前射频通信领域中，为了优化半导体器件的射频特性，开始广泛采用绝缘体上硅(silicononinsulator,SOI)技术，具体的SOI技术是通过形成一层埋氧层，将硅衬底硅与用于形成半导体器件的顶层硅隔离开来。但是，由于现今对于组成的元器件的体积要求越来越高，进而对半导体的体积要求也逐渐增加，体积大的半导体在安装的过程中占有很大的安装空间，不利于芯片向轻、小等特点发展，同时芯片对信号的抗干扰能力也有待提高，由于SOI硅片的硅衬底与顶层硅之间有埋氧层隔离，硅衬底与顶层硅之间会存在固有的结电容，在一些情况下，经过的射频信号可能会干扰到半导体器件中硅衬底的载流子，使得硅衬底与硅衬底上方形成器件的区域之间的结电容会随着射频信号产生不规律的、非线性的变化，进而导致经过半导体器件的信号波形失真。为了解决半导体的体积大、成本高以及失真率大等问题，现设计一种半导体元器件结构及其制作方法。
技术实现思路
本专利技术的目的在于提供一种半导体元器件结构及其制作方法，解决了半导体元器件的体积大、成本高以及在信号传输的过程中传输效率低和失真率大的问题。本专利技术的目的可以通过以下技术方案实现：一种半导体元器件结构，包括绝缘体上硅结构，所述绝缘体上硅结构包括硅衬底；第一氧化层，位于所述硅衬底的第一表面上；第二氧化层，位于所述第二氧化层上；顶层硅，位于所述第二层氧化物上；半导体器件，位于所述顶层硅内或表面；所述硅衬底的第二表面依次设置有所述第三氧化层、介电层和阻挡层；开口区贯穿所述阻挡层、介电层、第三氧化层和硅衬底；陷阱区，位于所述开口区内。进一步地，所述开口区的截面为矩形、圆形或三角形结构。进一步地，所述开口区的数量为3-6个。进一步地，所述陷阱区包括单层结构或多层结构。一种半导体元器件的制作方法，包括以下步骤：步骤S1：提供一绝缘体上硅结构，所述绝缘体上硅结构包括硅衬底，在硅衬底的第一表面依次形成第一氧化层、第二氧化层，以及在第二氧化层上形成有顶层硅；步骤S2：在顶层硅表面及内部形成半导体器件；步骤S3：在硅衬底的第二表面形成有第三氧化层；步骤S4：在第三氧化层上形成有介电层；步骤S5：在介电层上形成有阻挡层；步骤S6：依次蚀刻阻挡层、介电层、第三氧化层和硅衬底，直至露出第一氧化层或第二氧化层，形成开口区；步骤S7：在开口区中形成单层或多层陷阱层。进一步地，所述第一氧化层、第二氧化层和第三氧化层采用的材料为二氧化硅、氧化锰或氧化铬中至少一种。进一步地，所述开口区与陷阱区间的间隙填充有材料，所述填充的材料为二氧化硅、氮化硅或二氧化硅与氮化硅的混合物。本专利技术的有益效果：本专利技术通过将埋氧区和开口区分别设置在硅衬底的两个相对面，且形成埋氧层和半导体器件后再对开口进行设置，并在开口区内设置有陷阱区，因而由于制造工艺的先后，使得陷阱区不受埋氧层和半导体器件的形成过程的影响，保证陷阱区具有很好的使用效果，避免硅衬底与顶层硅间形成的固有结电容对硅衬底中载流子的影响，进而提高信号通过半导体器件的效率，且降低信号的失真率；通过将开口区依次贯穿阻挡层、介电层、第三氧化层和硅衬底，且在开口区设置有陷阱区，降低该半导体元器件的厚度，同时降低半导体的体积；通过对陷阱层进行至少一层的结构设计，提高信号传输的速度以及信号传输的准确性，该专利技术不仅具有结构简单、制作方便和成本低的特点，而且大大提高信号传输的效率，在未来半导体的信号传输过程中具有深远的意义。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1至图3为本专利技术一种半导体元器件结构示意图；图4为本专利技术一种半导体元器件结构中一开口区位置示意图；图5为本专利技术一种半导体元器件结构中另一开口区位置示意图；图6为本专利技术一种半导体元器件结构中一陷阱层示意图；图7为本专利技术一种半导体元器件结构中另一陷阱层示意图；图8为本专利技术一种半导体元器件的制作方法示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。请参阅图1、2所示，本专利技术为一种半导体元器件结构，包括绝缘体上硅结构，绝缘体上硅结构包括硅衬底100，以及位于硅衬底100第一表面的第一氧化层200，以及位于第一氧化层200上的第二氧化层300，以及位于第二氧化层300上方的顶层硅400和嵌入顶层硅400内及表面的半导体器件410；硅衬底第二表面与硅衬底100的第一表面相对设计，如图3所示，硅衬底100的第二表面上设置有第三氧化层110，以及在第三氧化层110上设置有介电层120，以及在介电层120上设置有阻挡层130，以及贯穿阻挡层130、介电层120、第三氧化层110和硅衬底100的开口区140；如图4至7所示，开口区140的截面为矩形、圆形或三角形结构，开口区140的内侧设置有陷阱区150，陷阱区150与开口区140间存在间隙区160，间隙区160用于填充材料，使得陷阱区150与开口区140之间的间隙填充充分，增加硅衬底结构的轻度，其中填充的材料为二氧化硅、氮化硅或二氧化硅与氮化硅的混合物。其中陷阱区150包括单层结构或多层结构，陷阱区150的层数与捕捉硅衬底100中受到射频信号的而移动的载流子的速度成正比，进而使得硅衬底100与半导体顶层硅410间的结电容相对减小，提高信号传输的速度以及信号传输的准确性。如图8所示，本专利技术提供的一种半导体元器件的制作方法，包括以下步骤：步骤S1：提供一绝缘体上硅结构，所述绝缘体上硅结构包括硅衬底100，在硅衬底的第一表面依次形成第一氧化层200、第二氧化层300，以及在第二氧化层300上形成有顶层硅400；步骤S2：在顶层硅400表面及内部形成半导体器件410；步骤S3：在硅衬底100的第二表面形成有第三氧化层110；步骤S4：在第三氧化层110上形成有介电层120；步骤S5：在介电层上形成有阻挡层130；步骤S6：依次蚀刻阻挡层130、介电层120、第三氧化层110和硅衬底100，直至露出第一氧化层200或第二氧化层300,形成开口区140；步骤S7：在开口区140中形成单层或多层陷阱层150。该实施例中第一氧化层200为埋氧层；也可将第二氧化层300设置为埋氧层，若第二氧化层300为埋氧层，则开口区140依次贯穿阻挡层130、介电层120、第三氧化层110、硅衬底100和第一氧化层200。陷阱区150与开口区140间的间隙通过添加填充材料进行填充，用于增加硅衬底架构的强度，填充的材料为二氧化硅、氮化硅或二氧化硅与氮化硅的混合物。本实施例中形成的陷阱区150通过机械结构对其进行研磨，使得表面光滑、平整。本实施例中第一氧化层200本文档来自技高网...

【技术保护点】
一种半导体元器件结构，其特征在于：包括绝缘体上硅结构，所述绝缘体上硅结构包括硅衬底(100)；第一氧化层(200)，位于所述硅衬底(100)的第一表面上；第二氧化层(300)，位于所述第二氧化层(200)上；顶层硅(400)，位于所述第二层氧化物(300)上；半导体器件(410)，位于所述顶层硅(400)内或表面；所述硅衬底(100)的第二表面依次设置有所述第三氧化层(110)、介电层(120)和阻挡层(130)；开口区(140)贯穿所述阻挡层(130)、介电层(120)、第三氧化层(110)和硅衬底(100)；陷阱区(150)，位于所述开口区(140)内。

【技术特征摘要】
1.一种半导体元器件结构，其特征在于：包括绝缘体上硅结构，所述绝缘体上硅结构包括硅衬底(100)；第一氧化层(200)，位于所述硅衬底(100)的第一表面上；第二氧化层(300)，位于所述第二氧化层(200)上；顶层硅(400)，位于所述第二层氧化物(300)上；半导体器件(410)，位于所述顶层硅(400)内或表面；所述硅衬底(100)的第二表面依次设置有所述第三氧化层(110)、介电层(120)和阻挡层(130)；开口区(140)贯穿所述阻挡层(130)、介电层(120)、第三氧化层(110)和硅衬底(100)；陷阱区(150)，位于所述开口区(140)内。2.根据权利要求1所述的一种半导体元器件结构，其特征在于：所述开口区(140)的截面为矩形、圆形或三角形结构。3.根据权利要求1所述的一种半导体元器件结构，其特征在于：所述开口区(140)的数量为3-6个。4.根据权利要求1所述的一种半导体元器件结构，其特征在于：所述陷阱区(150)包括单层结构或多层结构。5.如权利要求1-4中任一项所述的一种半导体元器件的制作方法，其特征在于，包括以下步骤：步骤S1：提供一绝缘体上硅结...

【专利技术属性】
技术研发人员：彭勇，
申请(专利权)人：合肥市华达半导体有限公司，
类型：发明
国别省市：安徽,34