半导体器件的制造方法技术

本发明专利技术提供半导体器件的制造方法，其维持被蚀刻层相对于掩模的蚀刻的选择比且抑制形成于被蚀刻层的空间的方向变化。在半导体器件的制造方法(MT)中，包括：(a)将含有氟碳化合物气体、氟代烃气体和氧气的第一气体供给到处理容器(12)内，激发该第一气体的工序(ST2)；和(b)将含有氧气和稀有气体的第二气体供给到处理容器(12)内，激发该第二气体的工序(ST3)，进行分别包含激发第一气体的工序(ST2)和激发第二气体的工序(ST3)的多个循环。

【技术实现步骤摘要】
半导体器件的制造方法
本专利技术的实施方式涉及半导体器件的制造方法。
技术介绍
在半导体器件的制造工序中，利用诸如等离子体蚀刻之类的处理。等离子体蚀刻伴随电子器件的结构的微细化，要求高精度地形成微细的图案。例如，要求对被蚀刻层高精度地形成深孔。另外，作为利用形成深孔的等离子体蚀刻制造的半导体器件的一种，已知有具有三维结构的NAND型闪存器件。在具有三维结构的NAND型闪存器件的制造中，进行通过交替设置不同介电常数的两个层而构成的多层膜的蚀刻，进行在该多层膜形成深孔的工序。作为用于形成这样的深孔的等离子体蚀刻，已知有专利文献1中记载的等离子体蚀刻。在专利文献1的等离子体蚀刻中，由将多种气体中的至少一种气体的流量在第一期间内设定为第一流量的第一工序和将该气体的流量在第二期间内设定为与第一流量不同的第二流量的第二工序形成的循环以不使等离子体消失的方式反复进行。现有技术文献专利文献专利文献1：日本特开2011－165769号公报
技术实现思路
专利技术想要解决的技术问题在专利文献1中记载的等离子体蚀刻中，反应生成物沉积在掩模的表面，由此相对于掩模，能够以高选择比对被蚀刻层进行蚀刻，但是具有以下的问题。即，由于反应生成物不均匀地沉积在掩模的表面而发生在被蚀刻层形成的孔延伸的方向伴随蚀刻的进行发生变化的现象。下面，在本说明书中，有时将在被蚀刻层形成的孔等的空间延伸的方向伴随蚀刻的进行而变化的现象、即该空间延伸的方向从被蚀刻层的膜厚方向的途中开始变化的现象称为“空间的方向变化”。根据这种背景，需要维持被蚀刻层相对于掩模的蚀刻的选择比且抑制形成于被蚀刻层的空间的方向变化。用于解决问题的技术方案本专利技术的一个方面的半导体器件的制造方法，用于在等离子体处理装置的处理容器内，隔着掩模对包含具有相互不同的介电常数且交替层叠的第一膜和第二膜的多层膜进行蚀刻，该半导体器件的制造方法的特征在于，包括：(a)将含有氟碳化合物(fluorocarbon)气体、氟代烃(fluorohydrocarbon)气体和氧气的第一气体供给到处理容器内，激发该第一气体的工序；和(b)将含有氧气和稀有气体的第二气体供给到处理容器内，激发该第二气体的工序，进行分别包含激发第一气体的工序和激发第二气体的工序的多个循环。在该制造方法中，在激发第一气体的工序(a)中，多层膜被蚀刻。在该工序(a)中，产生的反应生成物沉积在掩模的表面。而且，在工序(b)中，将沉积在掩模的表面的反应生成物部分除去，掩模的表面的反应生成物的厚度的不均匀性降低。在本制造方法中，反复进行包含这些工序(a)和(b)的循环。所以，能够利用在工序(b)中残留的反应生成物保护掩模并维持选择比且降低形成于多层膜的空间的方向变化。在一个实施方式中，也可以至少在激发第一气体的工序中，交替反复进行对设置于处理容器内的下部电极的高频电力的供给和该高频电力的供给的停止，在高频电力被供给到下部电极的期间内，对与下部电极相对配置的上部电极施加第一负直流电压，在高频电力的供给停止的期间内，将具有比第一负直流电压的绝对值大的绝对值的第二负直流电压施加到上部电极。在该方式中，在不供给高频电力的期间等离子体消失。另外，在该期间，利用施加于上部电极的第二负直流电压，将正离子引到上部电极。由此，放出来自上部电极的二次电子。所放出的二次电子照射到包含多层膜的被处理体。其结果，掩模被改性。所以，选择比被进一步改善。另外，利用二次电子中和被处理体的带电状态。所以，在高频电力被供给到下部电极的期间产生的等离子体中的正离子的直线传播性(直进性)提高。其结果，形成于多层膜的空间的垂直性能够进一步提高。专利技术效果如以上说明所说明的，根据本专利技术的一个方面和实施方式，能够维持被蚀刻层相对于掩模的蚀刻的选择比且抑制形成于被蚀刻层的空间的方向变化。附图说明图1是表示一实施方式的半导体器件的制造方法的流程图。图2是表示在工序ST1中准备的晶片的一个例子的图。图3是概略地表示等离子体处理装置的一个例子的图。图4是详细地表示图3所示的阀门(valve)组、流量控制器组和气体源组的图。图5是表示处于在工序ST2中被蚀刻的状态的晶片的图。图6是表示处于在工序ST3中保护膜的厚度的不均匀性降低的状态的晶片的图。附图标记说明10…等离子体处理装置，12…处理容器，16…下部电极，62…第一高频电源，64…第二高频电源，IL1…电介质膜(第一膜)，IL2…电介质膜(第二膜)，MSK…掩模，MT…半导体器件的制造方法。具体实施方式以下，参照附图对各种实施方式进行详细说明。其中，对各附图中相同或相应的部分标注相同的附图标记。图1是表示一实施方式的半导体器件的制造方法的流程图。图1所示的方法MT例如能够用于具有三维结构的NAND闪存(flashmemory)的制造，包括工序ST1、工序ST2和工序ST3。工序ST1为准备被处理体(下面称为“晶片”)W的工序，工序ST2是为了对晶片W的多层膜进行蚀刻而在等离子体处理装置的处理容器内激发第一气体的工序，工序ST3是为了将由蚀刻生成的反应生成物部分地除去而在等离子体处理装置的处理容器内激发第二气体的工序。方法MT在激发第二气体的工序ST3之后，返回激发第一气体的工序ST2。即，反复多次进行包含激发第一气体的工序ST2和激发第二气体的工序ST3的循环。图2是表示在工序ST1中准备的晶片的一个例子的图。图2所示的晶片W包括基底层UL、多层膜IL和掩模MSK。基底层UL能够为设置在基板上的多晶硅制的层。该基底层UL上设置有多层膜IL。多层膜IL具有介电常数不同的两个电介质膜IL1和IL2交替层叠而形成的结构。在一实施方式中，电介质膜IL1为氧化硅膜，电介质膜IL2为氮化硅膜。电介质膜IL1的厚度例如为5nm～50nm，电介质膜IL2的厚度例如为10nm～75nm。电介质膜IL1和IL2的层叠数可以为例如12层的氧化硅膜和12层的氮化硅膜，层叠共计24层以上。多层膜IL上设置有掩模MSK。掩模MSK具有用于在多层膜IL形成孔或槽(trench)等深的空间的图案(pattern)。掩模MSK例如能够为无定形碳制的。或者，掩模MSK可以为由有机聚合物(polymer)形成。再参照图1。方法MT的工序ST1中，在平行平板型等离子体处理装置的处理容器内准备晶片W。下面，对能够用于方法MT的实施的等离子体处理装置的一个例子进行说明。图3是概略地表示等离子体处理装置的一个例子的图，表示该等离子体处理装置的截面图的结构。图3所示的等离子体处理装置10为电容耦合型平行平板等离子体蚀刻装置，具有大致圆筒状的处理容器12。处理容器12的内壁面由经阳极氧化处理后的铝形成。该处理容器12安全接地。处理容器12的底部上设置有由绝缘材料形成的大致圆筒状的支承部14。支承部14在处理容器12内从处理容器12的底部在铅垂方向上延伸。支承部14支承设置在处理容器12内的载置台PD。具体来说，如图3所示，支承部14在该支承部14的内壁面能够支承载置台PD。载置台PD在其上表面保持晶片W。载置台PD能够包含下部电极(电极部)16和支承部18。下部电极16由例如铝等的金属构成，呈大致圆盘形状。该下部电极16的上表面之上设置有支承部18。支承部18是支承晶片W的部件，包括本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，用于在等离子体处理装置的处理容器内，隔着掩模对包含具有相互不同的介电常数且交替层叠的第一膜和第二膜的多层膜进行蚀刻，所述半导体器件的制造方法的特征在于，包括：将含有氟碳化合物气体、氟代烃气体和氧气的第一气体供给到所述处理容器内，激发该第一气体的工序；和将含有氧气和稀有气体的第二气体供给到所述处理容器内，激发该第二气体的工序，进行分别包含所述激发第一气体的工序和所述激发第二气体的工序的多个循环。

【技术特征摘要】
2013.08.26 JP 2013-1748681.一种半导体器件的制造方法，用于在等离子体处理装置的处理容器内，隔着掩模对包含具有相互不同的介电常数且交替层叠的第一膜和第二膜的多层膜进行蚀刻，所述半导体器件的制造方法的特征在于，包括：将含有氟碳化合物气体、氟代烃气体和氧气的第一气体供给到所述处理容器内，激发该第一气体的工序；和将含有氧气和稀有气体的第二气体供给到所述处理容器内，激发该第二气体的工序，进行分别包含所述激发第一气体的工序和所述激发第二气体的工序的多个循环。2.如权利要求1所述的半导体器件的制造方法，其特征在于：至少在所述激发第一气体...

【专利技术属性】
技术研发人员：小川和人，平井克典，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：日本,JP