半导体装置的形成方法制造方法及图纸

本公开实施例涉及制造半导体元件的方法。此方法包括形成可流动材料层于基板之上。上述基板具第一区域及第二区域。第一区域中可流动材料层的上表面高于第二区域中可流动材料层的上表面。此方法亦包含形成多个沟槽于第一区域中的可流动材料层，并执行退火工艺以回流可流动材料层，其中多个沟槽被可流动材料层填充。

【技术实现步骤摘要】
半导体装置的形成方法
本公开实施例涉及一种半导体装置的形成方法，且特别涉及一种平坦化薄膜的方法。
技术介绍
半导体集成电路产业经历快速成长。集成电路设计与材料的科技发展生产了数世代的集成电路，其中每个世代具备比上个世代更小及更复杂的电路。在集成电路发展的进程中，功能密度(即每一芯片面积上的内连线元件数目)逐渐增加，而几何尺寸(即最小可由制造过程创造的零件(或线))则缩小。通常上述尺寸缩小的工艺可通过增加生产效率及降低相关成本而提供效益，但尺寸的微缩化亦增加了集成电路工艺及制造的困难度。为了实现这些进展，需要在集成电路工艺及制造上有同样的发展。虽然现有的制造集成电路元件的方法对于原目的来说已经足够，其并非在各个面向皆令人满意。举例来说，平坦化膜层(planarizingafilmlayer)仍需被改善。
技术实现思路
一种半导体装置的形成方法，包括:形成可流动材料(flowable-material,FM)层于基板之上，基板具第一区域及第二区域，其中第一区域中可流动材料层的顶表面高于第二区域中可流动材料层的顶表面；形成多个沟槽于第一区域中可流动材料层；以及执行退火工艺以回流可流动材料层，其中多个沟槽被可流动材料层填充。附图说明以下将配合所附附图详述本公开实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本公开实施例的特征。图1根据一些实施例绘示出制造一半导体元件的范例方法的流程图。图2、图3、图4A、图4B、图5A、图5B、图5C、图5D、图6A、及图6B根据一些实施例绘示出一范例半导体元件的剖面图。附图标记说明：100～方法102、104、106、108～步骤200～元件210～基板212～第一区域214～第二区域220～特征310～可流动材料层、光致抗蚀剂层410～光源420～辐射束、光束430～光掩模435～开口440～光致抗蚀剂层445～光致抗蚀剂开口510～沟槽HD1、HD2～高度差具体实施方式以下公开许多不同的实施方法或是例子来实行本公开实施例的不同特征，以下描述具体的元件及其排列的实施例以阐述本公开实施例。当然这些实施例仅用以例示，且不该以此限定本公开实施例的范围。例如，在说明书中提到第一特征形成于第二特征之上，其包括第一特征与第二特征是直接接触的实施例，另外也包括于第一特征与第二特征之间另外有其他特征的实施例，亦即，第一特征与第二特征并非直接接触。此外，在不同实施例中可能使用重复的标号或标示，这些重复仅为了简单清楚地叙述本公开实施例，不代表所讨论的不同实施例及/或结构之间有特定的关系。此外，其中可能用到与空间相关用词，例如“在…下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用词，这些空间相关用词是为了便于描述图示中一个(些)元件或特征与另一个(些)元件或特征之间的关系，这些空间相关用词包括使用中或操作中的装置的不同方位，以及附图中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，则其中所使用的空间相关形容词也将依转向后的方位来解释。根据一些实施例，图1为方法100制造单一或多个半导体元件的流程图。方法100于后详述，参照如图2、图3、图4A、图4B、图5A、图5B、图5C、图5D、图6A、及图6B所示的半导体元件200。如图1及图2所示，方法100始于步骤102，提供基板210，其具多个特征220突出于基板210上。基板210包括硅(silicon)。基板210可替换或附加包括其他元素半导体，如锗(germanium)。基板210亦可包括化合物半导体，如：碳化硅(siliconcarbide)、砷化镓(galliumarsenic)、砷化铟(indiumarsenide)、及磷化铟(indiumphosphide)。基板210可包括合金半导体，如：硅锗(silicongermanium)、碳硅锗(silicongermaniumcarbide)、砷磷化镓(galliumarsenicphosphide)、铟磷化镓(galliumindiumphosphide)。在一实施例中，基板210包括外延(epitaxial)层。例如，基板210可具一外延层覆盖于体半导体(bulksemiconductor)上。此外，基板210可包括绝缘层覆半导体(semiconductor-on-insulator,SOI)结构。例如，基板210可包括如以注氧隔离(separationbyimplantedoxygen,SIMOX)工艺或其他合适技术，例如晶片接合及研磨，形成的埋氧(buriedoxide,BOX)层。基板210亦可包括各种p型掺杂区域及/或n型掺杂区域，以例如离子注入及/或扩散的工艺形成。此掺杂区域包括：n型井区(n-well)、p型井区(p-well)、轻掺杂区(lightdopedregion,LDD)、及各种通道掺杂轮廓(channeldopingprofile)被配置以形成各种集成电路元件，例如互补式金属氧化物半导体晶体管(complementarymetal-oxide-semiconductorfield-effecttransistor,CMOSFET)、影像感测器、及/或发光二极管(lightemittingdiode,LED)。基板210更可包括其他功能元件，例如电阻或电容形成于基板中或上。基板210亦可包括各种隔离区域。隔离区域分隔基板210中各种元件区域。隔离区域包括以不同工艺技术形成的不同结构。举例来说，隔离区域可包括浅沟槽绝缘(shallowtrenchisolation,STI)区域。形成浅沟槽绝缘可包括蚀刻一沟槽于基板210中，并以绝缘材料，例如：氧化硅(siliconoxide)、氮化硅(siliconnitride)、及/或氮氧化硅(siliconoxynitride)填充此沟槽。被填充的沟槽可具多层结构，例如热氧化衬层(thermaloxideliner)及氮化硅填充于沟槽。可执行化学机械研磨(chemicalmechanicalpolishing,CMP)以研磨掉多余的绝缘材料，及平坦化隔离元件的上表面。基板210亦可包括多层层间介电(inter-leveldielectric,ILD)层，例如：氧化硅(siliconoxide)、氮化硅(siliconnitride)、氮氧化硅(siliconoxynitride)、低介电常数(low-k)介电质、碳化硅(siliconcarbide)、及/或其他合适膜层。层间介电层可由热氧化化学气相沉积(chemicalvapordeposition,CVD)、原子层沉积工艺(atomiclayerdeposition，ALD)、物理气相沉积工艺(physicalvapordeposition，PVD)、热氧化、或前述的组合、或其它合适技术沉积。特征220可包括以介电层及电极层形成的栅极堆叠(gatestack)。介电层可包括界面层(interfaciallayer,IL)及高介电常数(high-k,HK)介电层，以合适技术沉积，例如：化学气相沉积(chemicalvapordeposition,CV本文档来自技高网...

【技术保护点】
一种半导体装置的形成方法，包括:形成一可流动材料层于一基板之上，该基板具一第一区域及一第二区域，其中该第一区域中该可流动材料层的一顶表面高于该第二区域中该可流动材料层的一顶表面；于该第一区域中该可流动材料层形成多个沟槽；以及执行退火工艺以回流该可流动材料层，其中该多个沟槽被该可流动材料层填充。

【技术特征摘要】
2016.02.10 US 15/040,0651.一种半导体装置的形成方法，包括:形成一可流动材料层于一基板之上，该基板具一第一区域及一第二区域，...

【专利技术属性】
技术研发人员：苏盈豪，刘宇伦，张岐康，傅士奇，陈桂顺，徐佩君，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71