本发明专利技术提供了一种半导体器件的FOWLP封装结构及制作方法，该封装结构包括一个或多个带有焊盘的芯片，芯片非主动面通过DAF膜粘接在载板上，芯片四周的空隙填充介电质材料，介电质层的表面高度低于芯片主动面表面；芯片主动面和介电质层顶部覆盖有第一绝缘层，第一绝缘层表面有重布线层，重布线层通过第一绝缘层的开口与芯片主动面的焊盘连接；第一绝缘层和重布线层上面覆盖第二绝缘层；重布线层焊盘上有凸点下金属层，在凸点下金属层上有凸块，所述凸块通过凸点下金属层、重布线层与芯片主动面焊盘形成电连接。本发明专利技术仅用一块载板，采用膜辅助成型塑封技术，芯片间隙介电质填充层厚度可控，一次性到位，省略临时键合（拆键合）所需的材料和相应工艺。
【技术实现步骤摘要】
本专利技术涉及一种半导体器件的F0WLP封装结构及制作方法，属于集成电路芯片封装
技术介绍
圆片级扇出型封装(F0WLP)技术是近年来出现的先进半导体封装技术。F0WLP集半导体制造技术、电子封装技术、三维集成技术一身，形成一个先进的、低成本、大尺度，晶圆级集成封装技术。F0WLP技术的工艺流程从半导体器件制造的后道开始，流向前道，再从前道流向后道终结。由于从顺序上逆向(从后道到前道)，决定了在精度，平坦度，表面污染等控制上对该项工艺要求也是一逆向(从低到高)。而常规半导体器件的制作流程对前面提及的诸项管控则是从高到低。这对该工艺步骤的实施造成较大困难。为解决此难题，人们不得不在该步骤的实施，或该步骤的前部或后部工艺(即，芯片的贴片和绝缘层的沉积和图形)，甚至芯片贴片在F0WLP工艺制程上的先后顺序、芯片主动面的空间取向(朝上，或朝下)、芯片主动面上焊盘的延展而给出不同的解决方案。这样不仅造成芯片之间介电质填充、包覆工艺实施方法的不一，而且导致了半导体器件F0WLP封装结构上的不同。现有的F0WLP解决方案是在芯片贴片的顺序(Die First vs.Die Last)、介电质填充和包覆材料、介电质填充和包覆方法、芯片主动面的空间取向等的搭配上而各异，形成不同的F0WLP技术(结构及工艺实施方法)。但其实质都是在围绕如何解决芯片之间介电质填充、包覆难题。如图1所示，台湾专利TW201428815A(陳彦亨，等)采用Die First。芯片23贴在载板(载板-1)20上，主动面朝下。芯片间介电质层的填充采用塑封材料25。塑封材料的沉积采用层压对芯片进行包覆式填充。为进行下一步工艺，载板(载板-1)20不得不去除，并在封装的另一表面贴上另一载板(载板-2) 26。再在芯片主动面上形成绝缘层、线路重布结构27和导电凸块28。由于采用了不同的载板两次，增加了工艺时间，造成封装成本上升。如图2所示，台湾专利TW1302731B (楊文焜，等)揭示了另一种F0WLP技术。该技术米用Die First。芯片(晶粒)100’是先贴在载板(载板-1) 102’上，主动面朝下。与图1介绍的F0WLP技术不同点是:介电质层的填充、包覆材料是Silicone (硅胶)，且填充材料300’的沉积主要采用印刷方式。显然，为进行下一步工艺(绝缘层的沉积和图形、重布线结构和凸点等)，载板(载板-1)102’得去除，另一载板(载板_2，刚性基板)400’得贴在封装的另一表面上。这同样需要使用两个载板，造成封装成本增加。如图3，中国专利CN103681371A(陈海杰，等)介绍了一种F0WLP技术。该技术采用Die First，但芯片200的主动面朝上。为保证芯片间介电质的填充、沉积及后步工艺，在F0WLP封装实施前，须在芯片主动面的焊盘210”上制作Cu-Pillar (铜柱)300”。并在介电质填充层(塑封材料)410”塑封完成后，采用Grinding(磨抛)对塑封材料进行减薄直至各焊盘上的铜柱300”均露出。最后再在介电质层上制作重布线结构520”和凸块600”。这种技术虽避免了第二片载板的使用，但铜柱的制作和对塑封层的磨抛减薄、铜柱露头的控制，使得该技术非常昂贵。如图4所示，中国专利CN101604638B (张黎，等)揭示了一种F0WLP技术。与前面介绍的技术不同是，该技术采用Die Lasto S卩，在载板上先做好钝化层101”’、重布线结构103”’，及介质层104”’后，芯片106”’的主动面朝下，以倒装贴片的方法，使芯片主动面上凸点107”’及焊料108”’与重布线结构103”’上的端口 105”’连接。然后对整个载片采用塑封工艺进行芯片之间介电质层109”’填充、包覆。最后，去除载板并在所述与基板端连接之金属电极102”’上制作焊球凸块110”’。这种技术由于事先得对芯片106”’所在的晶圆进行凸点107”’及焊料108”’的制作，并在芯片106”’放到F0WLP载板上时，还得采用倒装回流的方法进行键合，这同样是昂贵的方案。
技术实现思路
本专利技术拟解决的技术问题是，在晶圆切割及芯片在载板上再分布贴片后，如何对芯片之间空隙进行介电质填充。芯片间介电质填充工艺是从后道工艺(晶圆切割、贴片及固化)转向前道工艺(绝缘层的沉积和图形、金属重布线层的沉积和图形等)的关键转折点。本专利技术提出了一新的F0WLP解决方案，除很好解决芯片间介电质层的填充外，该方案产生的一种结构也与其它现有F0WLP结构有所不同。本专利技术的半导体器件的F0WLP封装结构包括一个或多个带有焊盘的芯片，所述芯片主动面朝上，芯片非主动面通过DAF膜粘接在载板上，载板上芯片四周的空隙填充介电质材料形成介电质层，且所述介电质层的表面高度低于芯片主动面表面；所述芯片主动面和介电质层顶部覆盖有第一绝缘层，第一绝缘层在芯片主动面焊盘上有开口 ；第一绝缘层表面有重布线层，所述重布线层通过第一绝缘层的开口与芯片主动面的焊盘连接；所述第一绝缘层和重布线层上面覆盖第二绝缘层，第二绝缘层在重布线层焊盘上有开口 ；重布线层焊盘上有凸点下金属层，在凸点下金属层上有凸块，所述凸块通过凸点下金属层、重布线层与芯片主动面焊盘形成电连接。上述半导体器件的F0WLP封装结构的制作方法包括以下工艺步骤:对晶圆厂生产的晶圆的正面，即芯片主动面所在的一面，覆盖防护膜；在所述晶圆的背面贴上DAF膜；然后将晶圆切割成单个的芯片；载板上制作对准标记，然后将芯片以主动面朝上的方式贴到载板上表面，芯片与载板通过DAF膜紧密粘接；将介电质材料以膜辅助成型的方法填充载板上芯片间的空隙，形成介电质层，且介电质层表面高度低于芯片主动面防护膜的高度；介电质层的高度由成型塑封头上包覆膜的膜厚控制；固化介电质层和DAF膜后，去掉所述防护膜，露出芯片的主动面和主动面上的焊盘；去除防护膜后，所述介电质层表面高度仍比芯片主动面上焊盘表面低；在上步形成的载片正面涂覆第一绝缘层；在第一绝缘层表面形成开口，露出芯片焊盘；在第一绝缘层上形成重布线层，重布线层通过第一绝缘层的开口与芯片焊盘相连；在第一绝缘层和重布线层上涂覆第二绝缘层；在第二绝缘层表面形成开口，露出重布线层焊盘；在重布线层焊盘表面形成凸点下金属层；在凸点下金属层表面形成凸块，所述凸块通过凸点下金属层、重布线层与芯片主动面焊盘形成电连接；最后有两种选择，(1)将经过上述处理得到的载板及其上构造的F0WLP结构进行封装分离切割得到单颗半导体器件，且载板留在封装结构里成为半导体器件的一部分；或者(2)对所述载板及其上构造的F0WLP结构先经背面减薄磨抛掉载板，再继续磨抛掉DAF膜直到芯片非主动面时停止，然后在芯片非主动面和介电质层下表面涂覆保护膜，之后再进行封装分离切割获得单颗半导体器件。若所述载板为金属、玻璃、陶瓷或有机基板，则选择工艺(1);若所述载板为硅基板，则选择工艺(2)。具体的，晶圆正面所述防护膜的沉积通过喷涂、旋涂当前第1页1 2 3 本文档来自技高网...
【技术保护点】
一种半导体器件的FOWLP封装结构，其特征是，包括一个或多个带有焊盘的芯片，所述芯片的主动面朝上，芯片非主动面通过DAF膜粘接在载板上，载板上芯片四周的空隙填充介电质材料形成介电质层，且所述介电质层的表面高度低于芯片主动面表面；所述芯片主动面和介电质层顶部覆盖有第一绝缘层，第一绝缘层在芯片主动面焊盘上有开口；第一绝缘层表面有重布线层，所述重布线层通过第一绝缘层的开口与芯片主动面的焊盘连接；所述第一绝缘层和重布线层上面覆盖第二绝缘层，第二绝缘层在重布线层焊盘上有开口；重布线层焊盘上有凸点下金属层，在凸点下金属层上有凸块，所述凸块通过凸点下金属层、重布线层与芯片主动面焊盘形成电连接。
【技术特征摘要】
【专利技术属性】
技术研发人员：陆原，陈峰，刘一波，林挺宇，
申请(专利权)人：华进半导体封装先导技术研发中心有限公司，
类型：发明
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。