System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种多芯片高密度垂直互联封装结构及其制造方法技术_技高网

一种多芯片高密度垂直互联封装结构及其制造方法技术

技术编号:40783463 阅读:3 留言:0更新日期:2024-03-28 19:16
本发明专利技术涉及一种多芯片高密度垂直互联封装结构及其制造方法。封装结构包括Fanout模块,多个再布线层,塑封层。本发明专利技术提供的一种多芯片高密度垂直互联封装结构的制造方法,在再布线层正反两面电连接Fanout模块,塑封再布线层和Fanout模块后,再减薄塑封层漏出金属柱,再布置焊球,实现垂直互联的堆叠方式,再布线层包含硅中介层。该垂直互联的封装结构可以缩减硅中介层的面积,增加一片晶圆的面积内可封装的芯片数量,降低封装成本,实现高性能和高带宽的集成电路封装。

【技术实现步骤摘要】

本专利技术涉及芯片封装,特别涉及一种多芯片高密度垂直互联封装结构及其制造方法


技术介绍

1、在高速和高带宽应用的驱动下,迫切需要建立高密度的芯片和芯片互连结构,为了实现更高密度的互联,目前提出了一种封装结构,即利用硅中介层将多个芯片组装到硅中介层上的先进封装技术。先进封装技术单位面积下的输入输出i/0越来越密集,封装尺寸(例如2.5d封装)越来越大。为了缩小封装面积,需要在载板上增加一层硅中介层,芯片通过功能面朝下连接在中介层上,硅中介层就充当了裸芯片,实现裸芯片和裸芯片之间的互连、裸芯片和基板之间的互连。

2、然而,这种封装技术对硅中介层的尺寸有严格要求,即硅中介层的面积一定要大于其上面两个甚至多个裸芯片的尺寸之和,未来超大尺寸的2.5d封装将面临良率难以控制、成本过高等挑战。因此,如何在有限的面积内实现高密度多芯片互连,进一步降低互连间距,是本领域技术人员需要解决的问题。


技术实现思路

1、针对现有技术中的部分或全部问题,本专利技术提供一种多芯片高密度垂直互联封装结构,该结构包括:

2、fanout模块,其包括第一组fanout模块和第二组fanout模块,所述第一组fanout模块被配置为未减薄塑封,所述第二组fanout模块被配置为第一表面减薄后塑封;

3、多个再布线层,包括第一再布线层和第二再布线层,所述第一再布线层的第二表面通过第一焊盘与所述第一组fanout模块的第一fanout模块电连接,所述第二再布线层的第二表面通过第二焊盘与所述第一组fanout模块的第二fanout模块电连接,第三焊盘位于所述第一再布线层和所述第二再布线层的第一表面,通过所述第三焊盘将所述第一再布线层和所述第二再布线层与所述第二组fanout模块的第三fanout模块电连接;

4、塑封层,所述塑封层被配置为塑封并包覆所述再布线层和所述两组fanout模块,但露出所述减薄的第二组fanout模块的第一表面。

5、进一步地,所述再布线层包括硅中介层,所述再布线层的第一表面电镀金属柱,所述金属柱上布置焊球。

6、进一步地,所述封装结构还包括基板,所述fanout模块、多个再布线层和塑封层通过所述焊球焊接在所述基板的第一表面上,所述基板的第二表面布置多个焊球。

7、进一步地,所述第一焊盘、第二焊盘和第三焊盘为单层金属或者复合金属。

8、进一步地,所述第一组fanout模块和所述第二组fanout模块包含多个相同的芯片,或者多个同类型的芯片,或者多个不同类型的芯片。

9、本专利技术还提供一种多芯片高密度垂直互联封装结构的制造方法,该方法包括如下步骤:

10、将第一组fanout模块的第一表面电连接在再布线层的第二表面上,将第一组fanout模块的第二表面固定在载片的第一表面上;

11、在再布线层的第一表面上电镀成型金属柱;

12、将第二组fanout模块的第一表面电连接在再布线层的第一表面上;

13、塑封并包覆所述再布线层、所述第一组fanout模块、所述第二组fanout模块以及所述金属柱;

14、研磨减薄所述塑封层,露出所述金属柱和所述第二组fanout模块的第二表面;

15、将所述金属柱漏出部分作为ubm结构,在所述ubm结构上布置焊球;

16、去除所述载片,切割成单颗芯片组结构;

17、将所述单颗芯片组结构塑封层减薄的一面焊接至基板的第一表面并底填固化,在所述基板的第二表面布置多个焊球,形成单颗封装结构。

18、进一步地,所述再布线层通过焊盘与所述两组fanout模块电连接;所述焊盘为单层金属或者复合金属。

19、进一步地,所述再布线层包括硅中介层。

20、进一步地,所述第一组fanout模块至少包含两个fanout模块,所述第二组fanout模块至少包含一个fanout模块;所述第一组fanout模块和所述第二组fanout模块包含多个相同的芯片,或者多个同类型的芯片,或者多个不同类型的芯片。

21、进一步地,通过晶圆减薄设备的减薄磨轮研磨减薄所述塑封层。

22、与现有技术相比,本专利技术具有以下优点:

23、1.本专利技术提供多芯片立体封装结构解决方案,芯片在再布线层正反两面贴装,内部完成互联,缩减了硅中介层的面积,使一片晶圆的面积下可封装更多的芯片。

24、2.本专利技术不使用价格高昂的硅穿孔,而是采用塑封后减薄漏出金属柱充当焊盘再植微小尺寸锡球,适用于更高集成密度的封装,进一步降低封装成本,实现高性能和高带宽的集成电路封装。

本文档来自技高网...

【技术保护点】

1.一种多芯片高密度垂直互联封装结构,其特征在于,包括:

2.根据权利要求1所述的封装结构,其特征在于,所述再布线层包括硅中介层,所述再布线层的第一表面电镀金属柱,所述金属柱上布置焊球。

3.根据权利要求2所述的封装结构,其特征在于,还包括基板,所述Fanout模块、多个再布线层和塑封层通过所述焊球焊接在所述基板的第一表面上,所述基板的第二表面布置多个焊球。

4.根据权利要求1所述的封装结构,其特征在于,所述第一焊盘、第二焊盘和第三焊盘为单层金属或者复合金属。

5.根据权利要求1所述的封装结构,其特征在于,所述第一组Fanout模块和所述第二组Fanout模块包含多个相同的芯片,或者多个同类型的芯片,或者多个不同类型的芯片。

6.一种多芯片高密度垂直互联封装结构的制造方法,其特征在于,包括如下步骤:

7.根据权利要求6所述的制造方法,其特征在于,所述再布线层通过焊盘与所述两组Fanout模块电连接;所述焊盘为单层金属或者复合金属。

8.根据权利要求6所述的制造方法,其特征在于,所述再布线层包括硅中介层。

9.根据权利要求6所述的制造方法,其特征在于,所述第一组Fanout模块至少包含两个Fanout模块,所述第二组Fanout模块至少包含一个Fanout模块;所述第一组Fanout模块和所述第二组Fanout模块包含多个相同的芯片,或者多个同类型的芯片,或者多个不同类型的芯片。

10.根据权利要求6所述的制造方法,其特征在于,通过晶圆减薄设备的减薄磨轮研磨减薄所述塑封层。

...

【技术特征摘要】

1.一种多芯片高密度垂直互联封装结构,其特征在于,包括:

2.根据权利要求1所述的封装结构,其特征在于,所述再布线层包括硅中介层,所述再布线层的第一表面电镀金属柱,所述金属柱上布置焊球。

3.根据权利要求2所述的封装结构,其特征在于,还包括基板,所述fanout模块、多个再布线层和塑封层通过所述焊球焊接在所述基板的第一表面上,所述基板的第二表面布置多个焊球。

4.根据权利要求1所述的封装结构,其特征在于,所述第一焊盘、第二焊盘和第三焊盘为单层金属或者复合金属。

5.根据权利要求1所述的封装结构,其特征在于,所述第一组fanout模块和所述第二组fanout模块包含多个相同的芯片,或者多个同类型的芯片,或者多个不同类型的芯片。

6.一...

【专利技术属性】
技术研发人员:王吉伟孙鹏张宏伟
申请(专利权)人:华进半导体封装先导技术研发中心有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1