三维存储器及制备方法技术

本发明专利技术提供了一种三维存储器及制备方法，在沉积栅存储介质层后继续沉积一层厚度较薄且电阻较大的硅层，之后再沉积金属栅，从而在对金属栅进行回蚀时，不会对下方的栅存储介质层造成损伤，同时也改善了从金属栅背注入进入ONO层的电子，提高器件的性能和可靠性。

【技术实现步骤摘要】
三维存储器及制备方法
本专利技术涉及半导体领域，具体涉及一种三维存储器及制备方法。
技术介绍
半导体存储器件可以根据其操作性质大致分类为易失性或非易失性。易失性存储器件在缺少外加电源时丢失存储的数据，并且包括静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)等等。非易失性存储器件即使在缺少外加电源时仍保持存储的数据。非易失性存储器件包括只读存储器(ROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、铁电RAM(FRAM)等等。目前，闪速存储器是一种重要的非易失性存储器类型，其包括NOR(或非)型闪速存储器和NAND(与非)型闪速存储器。对于半导体存储器件所占单位面积上的数据存储密度的需求的不断增长，促进了具有三维(3D)存储单元阵列架构的半导体存储器件的发展，目前已经开发出具有水平和垂直阵列的晶体管单元的大规模多层器件。在一种方法中，在一种配置中，多个栅极层形成在基板上，且竖直(vertical)沟道贯穿该多个栅极层。在每条竖直沟道中，较低的栅极极层被配制成用作下选择管，多个中间栅极层被配置为用作存储管，较高的栅极层被配置为用作上选择管。控制栅极可包括邻接竖直沟道的电荷存储层，从而该器件可用作非易失性存储器件。在第一水平方向上彼此相邻的上选择栅极被连接起来，用作器件的行选择线，在第二水平方向上彼此相邻的竖直沟道被连接起来，用作器件的位线。在一种配置中，竖直沟道的底部连接到形成于基板中的公共源极扩散层。该公共源极扩散层被掺杂为具有n+掺杂(n+doping)，且底层基板具有p型掺杂。从而在公共源极扩散层和下面的基板间形成p-n结。垂直沟道被基板中的n+区域隔离。图1a为现有技术中三维NAND的侧视图(sideview)，图1b为现有技术中三维NAND的侧视图的正视图(frontview)，1为上选择管；2为存储管；3为下选择管。其中，存储管2由栅极10、存储介质层20和多晶硅40构成，上下相邻的多晶硅40之间还设置有绝缘层30。图2a～2d为传统技术中制备存储单元的部分流程图，如图所示，首先提供一水平方向上延伸的衬底(图中未标示)，在竖直方向上的衬底表面交替堆叠有绝缘层30和牺牲层31；通过光刻、刻蚀和硅沉积在衬底上制备有立柱50，之后再通过光刻、刻蚀形成沟槽，之后移除牺牲层31后，制备一层存储介质层20将绝缘层30和立柱50暴露于外的表面进行覆盖；沉积栅极10覆盖在存储介质层20的表面并将存储介质层20之间的间隙进行填充；对栅极10进行回蚀，以保留存储介质层20之间的间隙内的栅极10。目前，一般采用干法刻蚀工艺对栅极进行回蚀，在回蚀过程中，干法刻蚀的等离子体很容易对存储介质层20，以及存储介质层20和硅立柱50的界面造成损伤，这些损伤影响存储器件的性能如保持时间缩短，或可檫写次数减少。因此，如何有效避免在进行栅极回蚀时对存储介质层造成损伤，一直为本领域技术人员所致力研究的方向。
技术实现思路
本专利技术公开了一种三维存储器制备方法，其中，包括如下步骤：步骤S1、提供一在水平方向上延伸的衬底，所述衬底上方在竖直方向上交替堆叠有若干绝缘层和若干牺牲层，通过光刻和刻蚀工艺于所述绝缘层和牺牲层中在竖直方向上形成若干通孔，并在所述通孔内沉积多晶硅形成作为垂直通道的硅立柱，步骤S2、继续利用光刻和刻蚀工艺，移除相邻所述绝缘层之间的牺牲层，已将上下相邻绝缘层之间的硅立柱侧壁表面予以暴露；步骤S3、沉积存储介质层将所述硅立柱暴露的侧壁表面以及所述绝缘层暴露的表面进行覆盖；步骤S4、沉积一层硅层将所述存储介质层表面进行覆盖；步骤S5、沉积金属层覆盖在所述硅层的表面并将所述硅层之间的间隙进行填充；步骤S6、回蚀所述金属层，保留位于所述硅层之间的间隙内的金属层作为金属栅。上述的方法，其中，沉积所述存储介质层的步骤为：沉积一层氧化硅膜将硅立柱暴露的表面以及绝缘层暴露的表面进行覆盖；继续在所述氧化硅膜的表面沉积一层氮化硅膜；继续在所述氮化硅膜的表面沉积一层氧化硅膜或氧化铝膜或氧化铪膜；形成的氧化硅膜和氧化硅膜和氧化硅膜或氧化铝膜或氧化铪膜共同构成所述存储介质层。上述的方法，其中，沉积所述存储介质层的步骤为：沉积一层氧化硅膜将通道硅立柱暴露的表面以及绝缘层暴露的表面进行覆盖；继续在所述氧化硅膜的表面沉积一层氮化硅膜；继续在所述氮化硅膜的表面沉积一层氧化硅膜；继续于所述氧化硅膜表面制备一层高K存储介质层，形成的氧化硅膜、氧化硅膜、氧化硅膜和高K存储介质层共同构成所述存储介质层。上述的方法，其中，采用干法刻蚀工艺回蚀所述金属层。上述的方法，其中，在回蚀所述金属层之后，还包括：采用湿法刻蚀工艺移除暴露在表面的硅层。上述的方法，其中，所述硅层的厚度为1～10纳米。上述的方法，其中，所述硅层为本征硅或具有N型掺杂的硅。上述的方法，其中，所述硅层的电阻率大于50欧姆·厘米。同时本专利技术还提供了一种三维存储器，其中，包括：一在水平方向上延伸的半导体衬底，通道硅立柱，垂直位于所述衬底的上表面；堆叠结构，包括在所述衬底上方以及位于所述通道硅立柱的一侧在竖直方向上交替堆叠的金属栅和绝缘层；存储介质层，位于所述金属栅和通道硅立柱之间并与衬底的上表面形成接触；硅层，位于所述金属栅与所述存储介质层之间。上述的三维存储器，其中，所述存储介质层为包括氧化硅膜和氧化硅膜和氧化硅膜或氧化铝膜或氧化铪膜三层结构的ONO存储介质层。上述的三维存储器，其中，所述存储介质层为包括氧化硅-氮化硅-氧化硅-高K存储介质层的四层复合结构的存储介质层。上述的三维存储器，其中，所述硅层完全覆盖在所述存储介质层的表面，或仅设置于所述金属栅与所述存储介质层之间。上述的三维存储器，其中，所述硅层的厚度为1～10纳米。上述的三维存储器，其中，所述硅层为本征硅或具有N型掺杂的硅。上述的三维存储器，其中，所述硅层的电阻率大于50欧姆·厘米。由于本专利技术采用了如上技术方案，通过在金属栅和存储介质层之间设置一层电阻率较高的硅层，从而在对金属栅进行回蚀时，不会对下方的栅存储介质层造成损伤，同时也改善了从金属栅背注入进入ONO层的电子，提高器件的性能和可靠性。附图说明通过阅读参照以下附图对非限制性实施例所作的详细描述，本专利技术及其特征(外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本专利技术的主旨。图1a为现有技术中三维NAND的侧视图；图1b为现有技术中三维NAND的侧视图的正视图；图2a～2d为传统技术中制备存储单元的部分流程图；图3a～3g为本专利技术提供的一种三维存储器制备方法；图4a为本专利技术提供的三维存储器沿横向的截面图；图4b为本专利技术提供的三维存储器沿纵向的截面图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底理解本专利技术，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本专利技术的技术方案。本专利技术的较佳本文档来自技高网...

【技术保护点】
一种三维存储器制备方法，其特征在于，包括如下步骤： 步骤S1、提供一在水平方向上延伸的衬底，所述衬底上方在竖直方向上交替堆叠有若干绝缘层和若干牺牲层，通过光刻和刻蚀工艺于所述绝缘层和牺牲层中在竖直方向上形成若干通孔，并在所述通孔内沉积多晶硅形成作为垂直通道的硅立柱， 步骤S2、继续利用光刻和刻蚀工艺，移除相邻所述绝缘层之间的牺牲层，已将上下相邻绝缘层之间的硅立柱侧壁表面予以暴露； 步骤S3、沉积存储介质层将所述硅立柱暴露的侧壁表面以及所述绝缘层暴露的表面进行覆盖； 步骤S4、沉积一层硅层将所述存储介质层表面进行覆盖； 步骤S5、沉积金属层覆盖在所述硅层的表面并将所述硅层之间的间隙进行填充； 步骤S6、回蚀所述金属层，保留位于所述硅层之间的间隙内的金属层作为金属栅。

【技术特征摘要】
1.一种三维存储器制备方法，其特征在于，包括如下步骤：步骤S1、提供一在水平方向上延伸的衬底，所述衬底上方在竖直方向上交替堆叠有若干绝缘层和若干牺牲层，通过光刻和刻蚀工艺于所述绝缘层和牺牲层中在竖直方向上形成若干通孔，并在所述通孔内沉积多晶硅形成作为垂直通道的硅立柱，步骤S2、继续利用光刻和刻蚀工艺，移除相邻所述绝缘层之间的牺牲层，以将上下相邻绝缘层之间的硅立柱侧壁表面予以暴露；步骤S3、沉积存储介质层将所述硅立柱暴露的侧壁表面以及所述绝缘层暴露的表面进行覆盖；步骤S4、沉积一层硅层将所述存储介质层表面进行覆盖；步骤S5、沉积金属层覆盖在所述硅层的表面并将所述硅层之间的间隙进行填充；步骤S6、回蚀所述金属层，保留位于所述硅层之间的间隙内的金属层作为金属栅。2.如权利要求1所述的方法，其特征在于，沉积所述存储介质层的步骤为：沉积一层氧化硅膜将硅立柱暴露的表面以及绝缘层暴露的表面进行覆盖；继续在所述氧化硅膜的表面沉积一层氮化硅膜；继续在所述氮化硅膜的表面沉积一层氧化硅膜或氧化铝膜或氧化铪膜；形成的氧化硅膜或氧化铝膜或氧化铪膜共同构成所述存储介质层。3.如权利要求1所述的方法，其特征在于，沉积所述存储介质层的步骤为：沉积一层氧化硅膜将通道硅立柱暴露的表面以及绝缘层暴露的表面进行覆盖；继续在所述氧化硅膜的表面沉积一层氮化硅膜；继续在所述氮化硅膜的表面沉积一层氧化硅膜；继续于所述氧化硅膜表面制备一层高K存储介质层，形成的氧化硅膜和高K存储介质层共同构成所述存储介质层。4.如权利要求1所述的方法，其特征在于，采用干法刻蚀工艺回蚀所述金属层...

【专利技术属性】
技术研发人员：肖胜安，高晶，王晶，程卫华，梅绍宁，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北;42