半导体器件制造方法技术
【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种，包括：在衬底上形成鳍片结构，具有较宽的第二部分以及较窄的第一部分，其中第一部分侧面具有侧墙；在衬底以及鳍片结构上形成层间介质层；去除侧墙，在层间介质层中留下栅极沟槽；在栅极沟槽中填充栅极堆叠。依照本专利技术的，在上窄下宽的鳍片结构顶部以及侧面形成包围的栅极堆叠，准确地控制了鳍片的高度，有效增大了器件栅极与沟道区、源漏区的接触面积，增强了器件的控制性能。【专利说明】
本专利技术涉及半导体集成电路制造领域，更具体地，涉及一种鳍片场效应晶体管 (FinFET)的制造方法。
技术介绍
在当前的亚20nm技术中，三维多栅器件（FinFET或Tri-gate)是主要的器件结构， 这种结构增强了栅极控制能力、抑制了漏电与短沟道效应。 例如，双栅SOI结构的M0SFET与传统的单栅体Si或者S0M0SFET相比，能够抑制 短沟道效应（SCE)以及漏致感应势垒降低（DIBL)效应，具有更低的结电容，能够实现沟道 轻掺杂，可以通过设置金属栅极的功函数来调节阈值电压，能够得到约2倍的驱动电流，降 低了对于有效栅氧厚度（E...
【技术保护点】
一种半导体器件制造方法，包括：在衬底上形成鳍片结构，具有较宽的第二部分以及较窄的第一部分，其中第一部分侧面具有侧墙；在衬底以及鳍片结构上形成层间介质层；去除侧墙，在层间介质层中留下栅极沟槽；在栅极沟槽中填充栅极堆叠。
【技术特征摘要】
【专利技术属性】
技术研发人员：唐兆云，闫江，李俊峰，唐波，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。