一种半导体器件的制备方法技术

本发明专利技术涉及一种半导体器件的制备方法，所述方法包括：提供半导体衬底；在所述半导体衬底上形成鳍片和栅极叠层，其中所述栅极叠层包括依次形成的栅极材料层、第一硬掩膜层、第一半导体材料层、第二硬掩膜层；在所述栅极叠层和所述鳍片上形成间隙壁；沉积牺牲材料层，以覆盖所述间隙壁；去除所述栅极叠层顶部的间隙壁和所述第二硬掩膜层，露出所述半导体材料层；去除所述牺牲材料层，在所述半导体材料层上外延生长第二半导体材料层，以覆盖所述第一半导体材料层以及所述栅极叠层侧壁上的间隙壁；去除所述鳍片上的间隙壁。本发明专利技术所述方法巧妙地去除了所述鳍片上的间隙壁，同时不损坏所述栅极叠层上的间隙壁，进一步提高了器件的性能。

【技术实现步骤摘要】
一种半导体器件的制备方法
本专利技术涉及半导体制造工艺，具体地，本专利技术涉及一种半导体器件的制备方法。
技术介绍
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，半导体器件的制备收到各种物理极限的限制。随着CMOS器件的不断缩小，当半导体器件尺寸降到20nm或以下时，来自制造和设计方面的挑战促使了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，所述FinFET器件在沟道控制以及降低浅沟道效应等方面具有更加优越的性能；平面栅极结构设置于所述沟道上方，而在FinFET中所述栅极环绕所述鳍片设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。虽然FinFET器件相对于常规器件具有更加优越的性能，但是随着半导体器件的尺寸的缩小，在宽度这么小的鳍片上形成源漏极后会引起很大的电阻，使器件性能下降，为了降低所述电阻，现有技术中有一种方法是通过外延生长来增加所述鳍片外面的栅极区域，具体地，在所述栅极区域上形成间隙壁，但是在该过本文档来自技高网...

【技术保护点】
一种半导体器件的制备方法，包括：提供半导体衬底；在所述半导体衬底上形成鳍片和栅极叠层，其中所述栅极叠层包括依次形成的栅极材料层、第一硬掩膜层、第一半导体材料层、第二硬掩膜层；在所述栅极叠层和所述鳍片上形成间隙壁；沉积牺牲材料层，以覆盖所述间隙壁；去除所述栅极叠层顶部的间隙壁和所述第二硬掩膜层，露出所述第一半导体材料层；去除所述牺牲材料层，在所述第一半导体材料层上外延生长第二半导体材料层，以覆盖所述第一半导体材料层以及所述栅极叠层侧壁上的间隙壁；去除所述鳍片上的间隙壁。

【技术特征摘要】
1.一种半导体器件的制备方法，包括：提供半导体衬底；在所述半导体衬底上形成鳍片和栅极叠层，其中所述栅极叠层包括依次形成的栅极材料层、第一硬掩膜层、第一半导体材料层、第二硬掩膜层；在所述栅极叠层和所述鳍片上形成间隙壁；沉积牺牲材料层，以覆盖所述间隙壁；去除所述栅极叠层顶部的间隙壁和所述第二硬掩膜层，露出所述第一半导体材料层；去除所述牺牲材料层，在所述第一半导体材料层上外延生长第二半导体材料层，以覆盖所述第一半导体材料层以及所述栅极叠层侧壁上的间隙壁，其中，所述第二半导体材料层的宽度大于所述栅极结构宽度与两倍的间隙壁厚度的和；去除所述鳍片上的间隙壁。2.根据权利要求1所述的方法，其特征在于，所述方法还包括以下步骤：去除所述第二半导体材料层和所述第一半导体材料层；在所述鳍片上形成抬升源漏。3.根据权利要求1所述的方法，其特征在于，所述第一硬掩膜层和...

【专利技术属性】
技术研发人员：隋运奇，王冬江，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31