一种同步刻蚀浮栅的制作工艺制造技术

本发明专利技术提供了一种同步刻蚀浮栅的制作工艺，包括：在工作区上依次氧化生成隧道氧化层和沉积多晶硅并掺杂；在所述掺杂的多晶硅上沉积保护层；按照第一预设图模刻蚀所述掺杂的多晶硅形成浅绝缘沟；在所述浅绝缘沟表面沉积第一氧化物薄膜；高温氧化所述第一氧化物薄膜形成第二氧化物薄膜；在所述浅绝缘沟中填入氧化物；采用化学机械平坦化去除所述浅绝缘沟中超出所述保护层的氧化物；去除所述保护层；按照第二预设图模刻蚀所述氧化物。本发明专利技术用以化优设计工艺，简化制作过程，节约制作成本。

【技术实现步骤摘要】
【专利摘要】本专利技术提供了一种同步刻蚀浮栅的制作工艺，包括：在工作区上依次氧化生成隧道氧化层和沉积多晶硅并掺杂；在所述掺杂的多晶硅上沉积保护层；按照第一预设图模刻蚀所述掺杂的多晶硅形成浅绝缘沟；在所述浅绝缘沟表面沉积第一氧化物薄膜；高温氧化所述第一氧化物薄膜形成第二氧化物薄膜；在所述浅绝缘沟中填入氧化物；采用化学机械平坦化去除所述浅绝缘沟中超出所述保护层的氧化物；去除所述保护层；按照第二预设图模刻蚀所述氧化物。本专利技术用以化优设计工艺，简化制作过程，节约制作成本。【专利说明】一种同步刻蚀淳栅的制作工艺
本专利技术涉及半导体
，特别是涉及一种同步刻蚀浮栅的制作工艺。
技术介绍
先前的和现在的N0R型闪存（NOR Flash)都是用自对准浮栅制作工艺 (Self-align Poly Process)来制作浮栅（Floating Gate),这种自对准浮栅制作工艺的方 法工艺有三大缺点： 第一，在自对准浮栅制作工艺中需要采用化学机械平坦化磨掉一定量的多晶硅 (Poly CMP)这一制作工艺，使得浮栅多晶娃（Floating gate poly)浅绝缘沟氧化物（STI Oxide)露出来，从而自对准形成浮栅。Poly CMP这一制作工艺是一个晶圆中心到边缘厚 度的平整度不能很好控制的工艺，如果晶圆中心（wafer center)的浮栅高度和晶圆边缘 (wafer edge)的不一样，制成的闪存单元（Flash Cell)的电性特点就有偏差，影响到产品 的质量和电性特点的一致性。 第二，参照图1所示的一种自对准工艺制作的浮栅的结构示意图，采用自对准浮 栅制作工艺做成的浮栅是要探出工作区（Active Area，简称AA)，即一个较大的浮栅会放在 较小的工作区上面，这样必然会造成较大浮栅的某些边缘部分是没有下面的工作区支撑， 这样隧道氧化层（Tunnel oxide)在工作区的中心正常，但是在由于隧道氧化层在超出工作 区范围的圆角部分会变薄，这样对工作区圆角的要求就更严，不然就容易有漏电发生。 第三，同样参照图1，采用自对准浮栅制作工艺做成的浮栅和浅绝缘沟（STI)的交 界面，接下来进行存储单元开放刻蚀（Cell Open Etch)要拿掉一部分浅绝缘沟中的氧化物 (STI Oxide)，但是口小洞大的结构对后来进行单元开放刻蚀的工艺会造成了一定的难度。 因此，本领域技术人员迫切需要解决的问题之一在于，提出一种同步刻蚀浮栅的 制作工艺，用以优化设计工艺，简化制作过程，节约制作成本。
技术实现思路
本专利技术所要解决的技术问题是提供一种同步刻蚀浮栅的制作工艺，用以化优设计 工艺，简化制作过程，节约制作成本。 为了解决上述问题，本专利技术公开了一种同步刻蚀浮栅的制作工艺，包括： 在工作区上依次氧化生成隧道氧化层和沉积多晶硅并掺杂； 在所述掺杂的多晶硅上沉积保护层； 按照第一预设图模刻蚀所述掺杂的多晶硅形成浅绝缘沟； 在所述浅绝缘沟表面沉积第一氧化物薄膜； 高温氧化所述第一氧化物薄膜形成第二氧化物薄膜； 在所述浅绝缘沟中填入氧化物； 采用化学机械平坦化去除所述浅绝缘沟中超出所述保护层的氧化物； 去除所述保护层； 按照第二预设图模刻蚀所述氧化物。 优选地，在所述按照第一预设图模刻蚀所述掺杂的多晶硅形成浅绝缘沟的步骤之 前，以及，在所述按照第二预设图模刻蚀所述氧化物的步骤之前，还包括： 在所述保护层依次沉积无定型碳及防反射层，并在所述无定型碳及防反射层上覆 盖光阻剂； 在所述光阻剂上光刻预设图模。 优选地，在所述按照第一预设图模刻蚀所述掺杂的多晶硅形成浅绝缘沟的步骤之 后，以及，在所述按照第二预设图模刻蚀所述氧化物的步骤之后，还包括： 依次采用干法及湿法去除所述光阻剂。 优选地，所述按照第二预设图模刻蚀所述氧化物的步骤为： 依次采用干法及湿法按照第二预设图模刻蚀所述氧化物。 优选地，在所述浅绝缘沟中填入氧化物的步骤之后，还包括： 均匀分布所述氧化物； 所述均匀分布所述氧化物的步骤包括： 将所述氧化物的温度升高到预设温度； 将所述氧化物的温度恢复到正常温度。 优选地，所述沉积多晶娃并掺杂的步骤包括： 在工作区上沉积多晶硅，并在沉积后对所述多晶硅的表面进行清洗； 在所述多晶硅掺杂杂质。 优选地，在所述在工作区上依次氧化生成隧道氧化层和沉积多晶硅并掺杂的步骤 之后，还包括： 均匀分布所述掺杂的多晶硅； 所述均匀分布所述掺杂的多晶硅的步骤包括： 将所述掺杂的多晶硅的温度升高到预设温度； 将所述掺杂的多晶硅的温度恢复到正常温度。 优选地，在所述按照第一预设图模刻蚀所述掺杂的多晶硅形成浅绝缘沟的步骤之 后，还包括： 对所述浅绝缘沟的表面进行清洗。 优选地，所述浅绝缘沟的侧截面为上宽下窄。 与现有技术相比，本专利技术包括以下优点： 首先，通过采用浮栅与工作区一步蚀刻的方式，使得浮栅与工作区的边缘对齐，避 免了采用化学机械平坦化磨掉一定量晶硅这一制作工艺可能造成的晶圆中心到边缘厚度 不均匀的问题，优化了浮栅的制作工艺。其次，由于采用浮栅与工作区一步蚀刻的方式刻蚀 浮栅，且刻蚀出的浅绝缘沟的剖面结构为上宽下窄，容易进行接下来的对存储单元开放刻 蚀。再次，由于本专利技术采用优良的工艺制作顺序，使得生产过程更简单，简化了制作过程，节 约了制作成本。 【专利附图】【附图说明】 图1是一种自对准工艺制作的浮栅的结构示意图； 图2是本专利技术的一种同步刻蚀浮栅的制作工艺实施例的步骤流程图； 图3是本专利技术的一种浮栅的制作工艺1-5的剖面图； 图4是本专利技术的一种浮栅的制作工艺6-11的剖面图； 图5是本专利技术的一种浮栅的制作工艺12-13的剖面图； 图6是本专利技术的一种浮栅的制作工艺14的剖面图； 图7是本专利技术的一种浮栅的制作工艺15-16的剖面图； 图8是本专利技术的一种浮栅的制作工艺17的剖面图； 图9是本专利技术的一种浮栅的制作工艺18的剖面图； 图10是本专利技术的一种浮栅的制作工艺19-23的剖面图。 【具体实施方式】 为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实 施方式对本专利技术作进一步详细的说明。 本专利技术实施例的核心构思之一在于，采用优良的工艺制作顺序，并通过采用浮栅 与工作区一步蚀刻的方式，使得浮栅与工作区的边缘对齐，避免了采用多化学机械平坦化 磨掉一定量晶硅这一制作工艺可能造成的晶圆中心到边缘厚度不均匀的问题，优化了浮栅 的制作工艺。 参照图2,示出了本专利技术的一种同步刻蚀浮栅的制作工艺实施例的步骤流程图，具 体可以包括如下步骤： 步骤101，在工作区上依次氧化生成隧道氧化层和沉积多晶硅并掺杂； 在本专利技术的一种优选实施例中，在工作区上依次氧化生成隧道氧化层和沉积多晶 硅及掺杂的步骤具体可以包括如下子步骤： 子步骤S11，在工作区上氧化生成隧道氧化层和沉积多晶硅，并在沉积后对所述多 晶硅的表面进行清洗； 子步骤S12,在所述多晶硅掺杂杂质。 在本专利技术的一种优选实施例中，本文档来自技高网...

【技术保护点】
一种同步刻蚀浮栅的制作工艺，其特征在于，包括：在工作区上依次氧化生成隧道氧化层和沉积多晶硅并掺杂；在所述掺杂的多晶硅上沉积保护层；按照第一预设图模刻蚀所述掺杂的多晶硅形成浅绝缘沟；在所述浅绝缘沟表面沉积第一氧化物薄膜；高温氧化所述第一氧化物薄膜形成第二氧化物薄膜；在所述浅绝缘沟中填入氧化物；采用化学机械平坦化去除所述浅绝缘沟中超出所述保护层的氧化物；去除所述保护层；按照第二预设图模刻蚀所述氧化物。

【技术特征摘要】

【专利技术属性】
技术研发人员：吴楠，冯骏，
申请(专利权)人：北京兆易创新科技股份有限公司，
类型：发明
国别省市：北京;11