双结构接触孔同步刻蚀工艺制造技术

本发明专利技术提供了一种双结构接触孔同步刻蚀工艺，通过增加感光区氧化硅层的厚度，来增大逻辑区和感光区的接触孔层间差距，然后反复利用不同刻蚀气体组合的氧化硅和氮化硅的不同刻蚀选择比，来依次完成对感光区氮化硅阻挡层，感光区氧化硅层，逻辑区氮化硅阻挡层的逐步刻蚀，最终完成双结构接触孔同步刻蚀工艺；达到在形成双结构接触孔的同时，减少逻辑区无边界接触孔在STI上的氧化硅损失的目的，避免了由于逻辑区无边界接触孔在STI过深的氧化硅损失，在钨塞填充后电流越过离子注入的结合区与衬底硅形成通路而造成的漏电，而且这种工艺方法使接触孔对有源区的图形对准工艺窗口更大，增加了工艺的可靠性和稳定性。

【技术实现步骤摘要】

本专利技术涉及半导体MOS器件的制造领域，特别涉及一种双结构接触孔同步刻蚀工艺。
技术介绍
目前，氧化硅接触孔的刻蚀是刻蚀工艺中的关键步骤，其工艺难点之一是孔径小，刻蚀深度深，且刻蚀深度随图案(device)表面形貌变化大，尤其是CIS(CMOSImageSensor)产品，其高深宽比特性更加特殊。CIS产品上同时具有感光区(Pixel)和逻辑区(Logic)，使其接触孔制造工艺与传统逻辑或记忆芯片有很多不同之处，被称为双结构接触孔同步刻蚀工艺。图1是传统的制备CIS产品的器件结构示意图。如图1所示，衬底1上设置有逻辑区11和感光区12，位于逻辑区11的衬底1中设置有浅沟道隔离槽(STI)111，位于逻辑区11的衬底1上设置有硅化镍层112和第一栅极结构113，位于感光区12的衬底1上设置有氧化硅阻挡层121和第二栅极结构122；氮化硅阻挡层(CESL)13覆盖硅化镍层112、第一栅极结构113、浅沟槽隔离结构111和氧化硅阻挡层121的表面，在氮化硅阻挡层13上依次沉积有高深宽比介质层(HARP)14、正硅酸乙酯层(TEOS)15、顶层氧化硅层(capoxide)16以及底部抗反射层(BARC)17，并且在底部抗反射层17的表面上形成光阻图案18。逻辑区11和感光区12具有以下区别：(1)同逻辑区11相比，感光区12在有源区(AA)和栅极(Gate)上没有金属硅化物(即硅化镍层112)，而是覆盖了一层氧化硅阻挡层121，氧化硅阻挡层121上面覆盖的是和逻辑区11相同的氮化硅阻挡层13，并且氮化硅阻挡层13以上的沉积层结构相同；(2)逻辑区11由于设置有浅沟槽隔离结构111，使其图形密集，面积小，特别是在逻辑区11中存在图形集成度最高的静态随机存储器器(SRAM)，为保持较高的图形密度又降低工艺难度，需要具有无边界接触孔(borderlesscontact)的设计，即接触孔底部大部分接触有源区，小部分会接触浅沟槽隔离结构111，而感光区12由于图形密度不高，一般不需要无边界接触孔的设计。传统的双结构接触孔同步刻蚀工艺一般分为七个步骤：(1)各绝缘层沉积和光刻胶涂布和显影；(2)BARC刻蚀，(3)介电绝缘层氧化硅(包括顶层氧化硅层16、正硅酸乙酯层15以及高深宽比介质层14)主刻蚀，(4)介电绝缘层氧化硅过刻蚀，(5)光刻胶灰化去除，(6)氮化硅阻挡层13刻蚀，(7)感光区底层氧化硅阻挡层121刻蚀。这种工艺方法可以利用一张光罩，同时完成两个区域的不同结构的接触孔刻蚀，但这种刻蚀方法，在进行步骤(7)感光区底层氧化硅阻挡层刻蚀工艺时，会对逻辑区11进行同步刻蚀，在STI上形成深孔，如图2所示，使得接触孔在钨塞填充之后电流会越过离子注入的结合区(junction)与衬底硅形成通路而造成漏电(leakage)，导致器件失效。要解决这个问题，一般的做法是从图形排版(layout)上做修改，避免使用无边界接触孔，并使逻辑区接触孔的尺寸(CD)比AA的尺寸小很多，以保证有足够的图形对准(overlay)工艺窗口，但是如果将有源区图形放大，会使器件集成度降低；如果将接触孔尺寸缩小，会大大增加接触孔的工艺难度和成本。
技术实现思路
本专利技术的目的在于提供一种双结构接触孔同步刻蚀工艺，无边界接触孔的底部停在STI的氧化硅上，不会形成太大的氧化硅损失，避免了由于接触孔与衬底硅的非正常导通而漏电的问题。本专利技术的技术方案是一种双结构接触孔同步刻蚀工艺，包括以下步骤：S1：提供一半导体衬底，所述半导体衬底包括逻辑区和感光区；其中，位于所述逻辑区的半导体衬底上设置有浅沟道隔离槽，位于所述逻辑区的半导体衬底的表面上设置有第一栅极结构和硅化镍层，位于所述感光区的半导体衬底的表面上设置有第二栅极结构和氧化硅层；所述氧化硅层的厚度不小于S2：制备氮化硅阻挡层覆盖所述第一栅极结构、硅化镍层和氧化硅层的表面；S3：依次沉积介电绝缘层、底部抗反射层覆盖所述氮化硅阻挡层的表面；S4：旋涂光刻胶覆盖所述底部抗反射层的表面，曝光、显影后，去除多余的光刻胶，形成光阻；S5：以所述光阻为掩膜对所述底部抗反射层进行刻蚀；S6：以所述光阻为掩膜对所述介电绝缘层进行主刻蚀与过刻蚀；S7：以所述光阻为掩膜对所述感光区的氮化硅阻挡层进行刻蚀；S8：去除所述光阻；S9：对所述感光区的氧化硅层进行过刻蚀；S10：对所述逻辑区的氮化硅阻挡层进行刻蚀。进一步的，所述氧化硅层的厚度不大于进一步的，所述氧化硅层的厚度为进一步的，所述介电绝缘层依次包括高深宽比介质层、正硅酸乙酯层以及保护层。进一步的，采用氧化硅对氮化硅刻蚀速率选择比不高的气体对所述介电绝缘层进行主刻蚀。进一步的，所述氧化硅对氮化硅刻蚀速率选择比不高的气体为由CF4、C4F8、Ar和O2组成的混合气体。进一步的，采用氧化硅对氮化硅刻蚀速率选择比高的气体对所述介电绝缘层进行过刻蚀。进一步的，所述氧化硅对氮化硅刻蚀速率选择比高的气体为由C4F6、Ar和O2组成的混合气体。进一步的，所述氧化硅对氮化硅刻蚀速率选择比为8:1。进一步的，采用氮化硅对氧化硅刻蚀速率选择比高的气体对所述感光区的氮化硅阻挡层进行过刻蚀。进一步的，所述氮化硅对氧化硅刻蚀速率选择比高的气体为由CH3F、Ar和O2组成的混合气体。进一步的，所述氮化硅对氧化硅刻蚀速率选择比为15:1。进一步的，采用氧化硅对氮化硅/硅化镍/半导体衬底的刻蚀速率选择比高的气体对所述感光区的氧化硅层进行过刻蚀。进一步的，所述氧化硅对氮化硅/硅化镍/半导体衬底的刻蚀速率选择比高的气体为由C4F6、Ar和O2组成的混合气体。进一步的，所述氧化硅对氮化硅/硅化镍/半导体衬底的刻蚀速率选择比为8～25:1。进一步的，采用氮化硅对氧化硅/硅化镍/半导体衬底的刻蚀速率选择比高的气体对所述逻辑区的氮化硅阻挡层进行过刻蚀。进一步的，所述氮化硅对氧化硅/硅化镍/半导体衬底的刻蚀速率选择比高的气体为由CH3F、Ar和O2组成的混合气体。进一步的，所述氮化硅对氧化硅/硅化镍/半导体衬底的刻蚀速率选择比为15～30:1。专利技术人经研究发现，在实际的工艺生产中，感光区底层氧化硅阻挡层的厚度会达到为去除这氧化硅阻挡层，该刻蚀步骤必须有的总氧化硅刻蚀去除量，以保证足够的工艺过刻蚀窗口，这样就会对逻辑区的无边界接触孔底部的STI中的氧化硅进行同步刻蚀，本文档来自技高网...

【技术保护点】
一种双结构接触孔同步刻蚀工艺，其特征在于，包括以下步骤：S1：提供一半导体衬底，所述半导体衬底包括逻辑区和感光区；其中，位于所述逻辑区的半导体衬底上设置有浅沟道隔离槽，位于所述逻辑区的半导体衬底的表面上设置有第一栅极结构和硅化镍层，位于所述感光区的半导体衬底的表面上设置有第二栅极结构和氧化硅层；所述氧化硅层的厚度不小于S2：制备氮化硅阻挡层覆盖所述第一栅极结构、硅化镍层和氧化硅层的表面；S3：依次沉积介电绝缘层、底部抗反射层覆盖所述氮化硅阻挡层的表面；S4：旋涂光刻胶覆盖所述底部抗反射层的表面，曝光、显影后，去除多余的光刻胶，形成光阻；S5：以所述光阻为掩膜对所述底部抗反射层进行刻蚀；S6：以所述光阻为掩膜对所述介电绝缘层进行主刻蚀与过刻蚀；S7：以所述光阻为掩膜对所述感光区的氮化硅阻挡层进行刻蚀；S8：去除所述光阻；S9：对所述感光区的氧化硅层进行过刻蚀；S10：对所述逻辑区的氮化硅阻挡层进行刻蚀。

【技术特征摘要】
1.一种双结构接触孔同步刻蚀工艺，其特征在于，包括以下步骤：
S1：提供一半导体衬底，所述半导体衬底包括逻辑区和感光区；其中，位
于所述逻辑区的半导体衬底上设置有浅沟道隔离槽，位于所述逻辑区的半导体
衬底的表面上设置有第一栅极结构和硅化镍层，位于所述感光区的半导体衬底
的表面上设置有第二栅极结构和氧化硅层；所述氧化硅层的厚度不小于S2：制备氮化硅阻挡层覆盖所述第一栅极结构、硅化镍层和氧化硅层的表
面；
S3：依次沉积介电绝缘层、底部抗反射层覆盖所述氮化硅阻挡层的表面；
S4：旋涂光刻胶覆盖所述底部抗反射层的表面，曝光、显影后，去除多余
的光刻胶，形成光阻；
S5：以所述光阻为掩膜对所述底部抗反射层进行刻蚀；
S6：以所述光阻为掩膜对所述介电绝缘层进行主刻蚀与过刻蚀；
S7：以所述光阻为掩膜对所述感光区的氮化硅阻挡层进行刻蚀；
S8：去除所述光阻；
S9：对所述感光区的氧化硅层进行过刻蚀；
S10：对所述逻辑区的氮化硅阻挡层进行刻蚀。
2.如权利要求1所述的双结构接触孔同步刻蚀工艺，其特征在于，所述氧
化硅层的厚度不大于3.如权利要求2所述的双结构接触孔同步刻蚀工艺，其特征在于，所述氧
化硅层的厚度为4.如权利要求1所述的双结构接触孔同步刻蚀工艺，其特征在于，所述介
电绝缘层依次包括高深宽比介质层、正硅酸乙酯层以及保护层。
5.如权利要求1所述的双结构接触孔同步刻蚀工艺，其特征在于，采用氧
化硅对氮化硅刻蚀速率选择比不高的气体对所述介电绝缘层进行主刻蚀。
6.如权利要求5所述的双结构接触孔同步刻蚀工艺，其特征在于，所述氧
化硅对氮化硅刻蚀速率选择比不高的气体为由CF4、C4F8、Ar和O2组成的混合
气体。
7.如权利要求1所述的双结构接触孔同步刻蚀工艺，其特征在于，采用氧

\t化硅对氮化硅刻蚀速率选择比高的气体对所述介电绝缘层进行过刻蚀。
8.如权利要求7所述的双结构接触...

【专利技术属性】
技术研发人员：杨渝书，高慧慧，吴敏，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31