用于形成具有部件开口的半导体器件的方法技术

提供了一种用于形成半导体器件结构的方法。该方法包括：在半导体衬底上方形成介电层和在介电层上方形成硬掩模层。该方法也包括实施等离子体蚀刻工艺以蚀刻硬掩模层从而形成开口，并且在等离子体蚀刻工艺中使用的气体混合物包括含氮气体、含卤素气体和含碳气体。气体混合物的含氮气体的体积浓度在从约20％至约30％的范围内。气体混合物中的含碳气体与含卤素气体的体积浓度比等于约0.3。该方法还包括通过硬掩模层中的开口蚀刻介电层以在介电层中形成部件开口。该方法还包括在部件开口中形成导电材料。本发明专利技术实施例涉及用于形成具有部件开口的半导体器件的方法。

【技术实现步骤摘要】

本专利技术实施例涉及用于形成具有部件开口的半导体器件的机制。
技术介绍
半导体集成电路(IC)产业已经经历了快速增长。在IC材料和设计中的技术进步已经产生了数代IC。每一代IC都比上一代IC具有更小和更复杂的电路。在IC发展过程中，功能密度(即，每一芯片面积上互连器件的数量)通常已经增加而几何尺寸(即，使用制造工艺可以制造的最小组件(或线))却已减小。通常这种按比例缩小工艺通过提高生产效率和降低相关成本而带来益处。然而，这些进步已增加了加工和制造IC的复杂度。由于部件尺寸的不断减小，制造工艺继续变得更加难以实施。因此，形成具有越来越小的尺寸的可靠的半导体器件成为一种挑战。
技术实现思路
为了解决现有技术中存在的问题，根据本专利技术的一个实施例，提供了一种用于形成半导体器件结构的方法，包括：在半导体衬底上方形成介电层；在所述介电层上方形成硬掩模层；实施等离子体蚀刻工艺以蚀刻所述硬掩模层，从而形成开口，其中，在所述等离子体蚀刻工艺中使用的气体混合物包括含氮气体、含卤素气体和含碳气体，所述气体混合物的所述含氮气体的体积浓度在从约20％至约30％的范围内，并且所述气体混合物中的所述含碳气体与所述含卤素气体的体积浓度比等于约0.3；穿过所述硬掩模层中的所述开口蚀刻所述介电层以在所述介电层中形成部件开口；以及在所述部件开口中形成导电材料。根据本专利技术的另一实施例，提供了一种用于形成半导体器件结构的方法，包括：在半导体衬底上方形成介电层；在所述介电层上方形成硬掩模层；在所述硬掩模层上方形成掩模层；通过使用光刻胶层图案化所述掩模层；去除所述光刻胶层；在去除所述光刻胶层之后，实施等离子体蚀刻工艺以蚀刻所述硬掩模层，从而形成开口，其中，在所述等离子体蚀刻工艺中使用的气体混合物包括含氮气体、含卤素气体和含碳气体，所述气体混合物的所述含氮气体的体积浓度在从约20％至约30％的范围内，所述气体混合物中的所述含碳气体与所述含卤素气体的体积浓度比等于约0.3，并且当蚀刻所述硬掩模层以形成所述开口时，将图案化的掩模层用作蚀刻掩模；穿过所述硬掩模层中的所述开口蚀刻所述介电层以在所述介电层中形成部件开口；以及在所述部件开口中形成导电材料。根据本专利技术的又一实施例，还提供了一种用于形成半导体器件结构的方法，包括：在半导体衬底上方形成介电层；在所述介电层上方形成硬掩模层；在所述硬掩模层上方形成掩模层；通过使用光刻胶层图案化所述掩模层；去除所述光刻胶层；在去除所述光刻胶层之后，实施等离子体蚀刻工艺以蚀刻所述硬掩模层，从而形成具有垂直侧壁的开口，其中，在所述等离子体蚀刻工艺中使用的气体混合物包括含氮气体、含卤素气体和含碳气体，所述气体混合物的所述含氮气体的体积浓度在从约20％至约30％的范围内，所述气体混合物中的所述含碳气体与所述含卤素气体的体积浓度比等于约0.3，并且当蚀刻所述硬掩模层以形成所述开口时，将图案化的所述掩模层用作蚀刻掩模；穿过所述硬掩模层中的所述开口蚀刻所述介电层以在所述介电层中形成部件开口；以及在所述部件开口中形成导电材料。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1A至图1G是根据一些实施例的用于形成半导体器件结构的工艺的各个阶段的示意性截面图。图2A至图2E是根据一些实施例的用于形成半导体器件结构的工艺的各个阶段的示意性截面图。图3A至图3F是根据一些实施例的用于形成半导体器件结构的工艺的各个阶段的示意性截面图。图4是根据一些实施例的示出用于形成半导体器件结构的方法的流程图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例诸如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以便于描述诸如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而在此使用的空间相对描述符可以同样地作相应的解释。描述了本专利技术的一些实施例。图1A至图1G是根据一些实施例的用于形成半导体器件结构的工艺的各个阶段的示意性截面图。根据一些实施例，可以在图1A至图1G中描述的阶段之前、期间、和/或之后提供额外的操作。图4是根据一些实施例的示出用于形成半导体器件结构的方法400的流程图。为了说明的目的，将结合在图1A至图1G中示出的截面图来描述流程图。对于不同的实施例，可以代替或消除描述的一些阶段。附加部件可以添加在半导体器件结构中。对于不同的实施例，可以代替或消除下文中描述的一些部件。参考图1A和图4，方法400开始于操作402，其中，根据一些实施例，在半导体衬底100上方形成介电层106。如图1A所示，提供半导体衬底100。在一些实施例中，半导体衬底100是块状半导体衬底，诸如半导体晶圆。例如，半导体衬底100包括硅或诸如锗的其他元素半导体材料。在一些其他实施例中，半导体衬底100包括化合物半导体。化合物半导体可以包括碳化硅、砷化镓、砷化铟、磷化铟、其他合适的化合物半导体或它们的组合。在一些实施例中，半导体衬底100包括绝缘体上半导体(SOI)衬底。可以使用注氧隔离(SIMOX)工艺、晶圆接合工艺、其他适用的方法或它们的组合来制造SOI衬底。在一些实施例中，在半导体衬底100中形成隔离部件(未示出)以限定和隔离在半导体衬底100中形成的各种器件元件(未示出)。例如，隔离部件包括沟槽隔离(STI)部件或硅的局部氧化(LOCOS)部件。在一些实施例中，每个隔离部件具有多层结构。在一些实施例中，隔离部件是由一种或多种介电材料制成的本文档来自技高网...

【技术保护点】
一种用于形成半导体器件结构的方法，包括：在半导体衬底上方形成介电层；在所述介电层上方形成硬掩模层；实施等离子体蚀刻工艺以蚀刻所述硬掩模层，从而形成开口，其中，在所述等离子体蚀刻工艺中使用的气体混合物包括含氮气体、含卤素气体和含碳气体，所述气体混合物的所述含氮气体的体积浓度在从约20％至约30％的范围内，并且所述气体混合物中的所述含碳气体与所述含卤素气体的体积浓度比等于约0.3；穿过所述硬掩模层中的所述开口蚀刻所述介电层以在所述介电层中形成部件开口；以及在所述部件开口中形成导电材料。

【技术特征摘要】
2014.12.26 US 14/583,2381.一种用于形成半导体器件结构的方法，包括：
在半导体衬底上方形成介电层；
在所述介电层上方形成硬掩模层；
实施等离子体蚀刻工艺以蚀刻所述硬掩模层，从而形成开口，其中，
在所述等离子体蚀刻工艺中使用的气体混合物包括含氮气体、含卤素气体
和含碳气体，所述气体混合物的所述含氮气体的体积浓度在从约20％至约
30％的范围内，并且所述气体混合物中的所述含碳气体与所述含卤素气体
的体积浓度比等于约0.3；
穿过所述硬掩模层中的所述开口蚀刻所述介电层以在所述介电层中形
成部件开口；以及
在所述部件开口中形成导电材料。
2.根据权利要求1所述的用于形成半导体器件结构的方法，其中，所
述含氮气体是氮气。
3.根据权利要求1所述的用于形成半导体器件结构的方法，其中，所
述硬掩模层包括金属材料。
4.根据权利要求1所述的用于半导体器件结构的方法，其中，所述硬
掩模层是由氮化钛制成的。
5.根据权利要求1所述的用于形成半导体器件结构的方法，其中，所
述含卤素气体包括氯气，并且所述含碳气体包括甲烷气体。
6.根据权利要求1所述的用于形成半导体器件结构的方法，还包括：
在形成所述导电材料之前，部分地去除所述介电层以形成从所述部件开口
的底部延伸的导通孔。
7.根据权利要求1所述的用于形成半导体器件结构的方法，还包括：
在形成所述部件开口之前以及在所述硬掩模层中形成所述开口之后，在所
述介电层中形成导通孔。
8.根据权利要求1所述的用于形成半导体器件结构的方法，还包括：
在形成所述导电材料之后去除所述硬掩模层。
9.一种用...

【专利技术属性】
技术研发人员：陈泳字，陈玉树，刘又诚，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71