一种自对准接触孔刻蚀工艺方法技术

本发明专利技术提供了一种自对准接触孔刻蚀工艺方法，包括以下步骤：提供衬底，在所述衬底上从下至上依次形成有栅堆叠、保护层和层间介质层，在所述衬底内部、栅堆叠之间形成有源漏区；对层间介质层进行刻蚀形成接触孔的上半部分，至栅堆叠顶部上方的保护层停止；采用沉积与刻蚀循环的方法刻蚀栅堆叠之间的层间介质层形成接触孔的下半部分，停止在源漏区上方的保护层上；采用沉积与刻蚀循环的方法刻蚀源漏区上方的保护层形成接触孔的底部，停止在衬底的源漏区上。本发明专利技术通过采用沉积和刻蚀循环的方法，增加了刻蚀过程对栅堆叠侧壁的保护，减少了刻蚀对栅堆叠侧壁的损伤，降低了漏电风险。

【技术实现步骤摘要】

本专利技术涉及半导体
，尤其涉及一种自对准接触孔刻蚀工艺方法。
技术介绍
在深亚微米集成电路制造中，随着特征尺寸的逐渐变小，MOS器件之间的间距也越来越窄，这样就会面临MOS器件连接工艺的难度随之剧烈增加。在不使用更先进光刻机台来定义更小的特征尺寸的情况下，自对准接触通孔刻蚀工艺(SAC:Self-aligned Contact)应运而生，此工艺的产生减小了在特征尺寸变小的情况下光刻机台的工艺局限。自对准接触通孔刻蚀工艺通常的结构是(从上至下):光阻(PR:Photo Resist)、含磷或硼的二氧化硅(PSG或BPSG)、氮化硅保护层(Si3N4Spacer:保护Gate的侧壁)、有源区。SAC工艺所面临的挑战是:1.PSG刻蚀过程中PSG对Si3N4的选择比。一定要保证栅侧壁保护层尽可能损失的少，否则会引起后续金属连接层和栅极的短路，形成漏电流;2.SAC刻蚀最终要将介质刻蚀干净，否则会引起电路的开路;并保证有源区Si损失尽可能少，否则就可能导致有源区的失效。目前SAC刻蚀一般采用干法等离子刻蚀的方法来形成接触孔，这种刻蚀方法需分别对PSG和SiN进行刻蚀。但在刻蚀过程中会损伤到栅极侧壁和顶部的SiN保护层，因此需要提高刻蚀对SiN的选择比，当前常用的方法为采用含CxFy的气体（C4F8，CH2F2或C4F6）等离子下形成聚合物来钝化侧壁，减少对栅极侧墙的损伤。采用这种<br>技术，SiO2/SiN选择比极限能做到30：1，存在一定程度的SiN损伤使得SiN侧墙间距变薄而导致漏电。因此，希望提出一种可以减少刻蚀对侧壁保护层的损伤的自对准接触孔刻蚀工艺，减少漏电流，降低漏电风险。
技术实现思路
本专利技术提供了一种可以解决上述问题的自对准接触孔刻蚀工艺，该工艺方法包括以下步骤：a)提供衬底，在所述衬底上从下至上依次形成有栅堆叠、保护层和层间介质层，在所述衬底内部、栅堆叠之间形成有源漏区；b)对层间介质层进行刻蚀形成接触孔的上半部分，至栅堆叠顶部上方的保护层停止；c)采用沉积与刻蚀循环的方法刻蚀栅堆叠之间的层间介质层形成接触孔的下半部分,停止在源漏区上方的保护层上；d)采用沉积与刻蚀循环的方法刻蚀源漏区上方的保护层形成接触孔的底部,停止在衬底的源漏区上。与现有技术相比，采用本专利技术提供的技术方案具有如下优点：通过采用沉积和刻蚀循环的方法，增加了刻蚀过程对栅堆叠侧壁的保护，减少了刻蚀对栅堆叠侧壁的损伤，降低了漏电风险。附图说明通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本专利技术的其它特征、目的和优点将会变得更明显。图1为根据本专利技术的实施例的自对准接触孔刻蚀工艺方法的流程图；图2至图6为按照图1所示流程刻蚀自对准接触孔的各个阶段的剖面示意图。具体实施方式下面详细描述本专利技术的实施例。所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能解释为对本专利技术的限制。下文的公开提供了许多不同的实施例或例子用来实现本专利技术的不同结构。为了简化本专利技术的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本专利技术。此外，本专利技术可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本专利技术提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。本专利技术提供了一种自对准接触孔刻蚀工艺。下面，将结合图2至图6通过本专利技术的一个实施例对图1的自对准接触孔刻蚀工艺进行具体描述。如图1所示，本专利技术所提供的工艺包括以下步骤：在步骤S101中，提供衬底100，在所述衬底上从下至上依次形成有形成栅堆叠、保护层230和层间介质层310，在所述衬底100内部、栅堆叠之间形成有源漏区110。具体地，如图2所示，首先提供衬底100。在本实施例中，所述衬底100为硅衬底(例如硅晶片)。根据现有技术公知的设计要求(例如P型衬底或者N型衬底)，衬底100可以包括各种掺杂配置。在其他实施例中，所述衬底100可以包括其他基本半导体(如Ⅲ-Ⅴ族材料)，例如锗。或者，衬底100可以包括化合物半导体，例如碳化硅、砷化镓、砷化铟。典型地，衬底100可以具有但不限于约几百微米的厚度，例如可以在400μm-800μm的厚度范围内。在所述衬底100之上形成有栅堆叠。首先，在衬底100上形成栅介质层220。在本实施例中，所述栅介质层220可以为氧化硅或氮化硅及其组合形成，在其他实施例中，也可以是高K介质，例如，HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、HfLaO、HfLaSiO、Al2O3、La2O3、ZrO2、LaAlO中的一种或其组合，或包括高K介质与氧化硅或氮化硅的组合结构，其厚度可以为1nm-15nm。而后，在所述栅介质层200上形成栅极210，所述栅极210可以是金属栅极，例如通过沉积金属氮化物，包括MxNy、MxSiyNz、MxAlyNz、MaAlxSiyNz及其组合，其中M为Ta、Ti、Hf、Zr、Mo、W及其组合；和/或金属或金属合金，包括Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er、La及其组合。所述栅极210还可以是金属硅化物，例如NiSi、CoSi、TiSi等，厚度可以为10nm-150nm。在所述衬底100上均匀的形成有一层保护层230，所述保护层230完全覆盖栅堆叠和衬底上的源漏区110。在本实施例中保护层230的材料是氮化硅。在其它实施例中也可选用氧化硅、氮氧化硅、碳化硅及其组合，和/或其他合适的材料。在所述保护层230上是一层经过平坦化处理的层间介质层310，所述层间介质层310将保护层230完全覆盖，如图2所示。在本实施例中层间介质层310的材料是SiO2。在其它实施例中可以是任意不同于保护层230的材料，如SiOF、SiCOH、SiO、SiCO、SiCON、SiON、磷硅玻璃PSG、硼磷硅玻璃BPSG。在接下来的部分中，我们将对以SiN作为保护层230的材料、SiO2作为层间介质层的材料的实施例进行介绍。<本文档来自技高网...

【技术保护点】
一种自对准接触孔刻蚀工艺方法，该方法包括以下步骤：a)提供衬底（100），在所述衬底上从下至上依次形成有栅堆叠、保护层（230）和层间介质层（310），在所述衬底(100)内部、栅堆叠之间形成有源漏区（110）；b)对层间介质层（310）进行刻蚀至栅堆叠顶部上方的保护层（230），以形成接触孔的上半部分；c)采用沉积与刻蚀循环的方法，刻蚀栅堆叠之间的层间介质层（310）至源漏区（110）上方的保护层（230），以形成接触孔的下半部分；d)采用沉积与刻蚀循环的方法，刻蚀源漏区（110）上方的保护层（230）至在衬底的源漏区（110），以形成接触孔的底部。

【技术特征摘要】
1.一种自对准接触孔刻蚀工艺方法，该方法包括以下步骤：
a)提供衬底（100），在所述衬底上从下至上依次形成有栅堆叠、
保护层（230）和层间介质层（310），在所述衬底(100)内部、栅堆叠
之间形成有源漏区（110）；
b)对层间介质层（310）进行刻蚀至栅堆叠顶部上方的保护层
（230），以形成接触孔的上半部分；
c)采用沉积与刻蚀循环的方法，刻蚀栅堆叠之间的层间介质层
（310）至源漏区（110）上方的保护层（230），以形成接触孔的下
半部分；
d)采用沉积与刻蚀循环的方法，刻蚀源漏区（110）上方的保护
层（230）至在衬底的源漏区（110），以形成接触孔的底部。
2.根据权利要求1所述的工艺方法，其中，所述保护层（230）
的材料是氮化硅。
3.根据权利要求1所述的工艺方法，其中，所述层间介质层（310）
的材料是二氧化硅。
4.根据权利要求1所述的工艺方法，其中步骤b）所述的刻蚀方
法是干法等离子刻蚀，刻蚀气体为C4F6、CO和Ar中的任意一种。
5.根据权利要求1所述的工艺方法，其中步骤c）所述的沉积与

【专利技术属性】
技术研发人员：李俊杰，李春龙，李俊峰，王文武，洪培真，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11