制造存储器单元法、制造存储器单元装置法和存储器单元制造方法及图纸

本发明专利技术涉及制造存储器单元的方法、制造存储器单元装置的方法以及存储器单元。一种用于制造根据各种实施例的存储器单元的方法可以包括：在衬底上形成至少一个电荷储存存储器单元结构，电荷储存存储器单元结构具有第一侧墙和与第一侧墙相对的第二侧墙；在衬底和电荷储存存储器单元结构上形成导电层；对导电层进行图案化以在电荷储存存储器单元结构的第一侧墙处形成间隔壁并且在第二侧墙处形成阻挡结构；注入第一掺杂物原子以在靠近间隔壁的衬底中形成第一掺杂区，其中第一掺杂物原子被阻挡结构阻挡；在注入第一掺杂物原子之后去除阻挡结构；注入第二掺杂物原子以在靠近电荷储存存储器单元结构的第二侧墙的衬底中形成第二掺杂区。

【技术实现步骤摘要】
制造存储器单元法、制造存储器单元装置法和存储器单元
各种实施例一般地涉及用于制造存储器单元的方法、用于制造存储器单元装置的方法以及存储器单元。
技术介绍
诸如例如闪速存储器单元的存储器单元可以被用来存储数据。一种类型的闪速存储器单元是分裂栅（split-gate）闪速存储器单元，除了包括存储器单元的浮栅（FG）和控制栅（CG）的栅堆叠（例如，双多晶堆叠，doublepolystack）以外，分裂栅闪速存储器单元还可以包括间隔壁（例如，多晶间隔壁）作为选择栅（SG）。对于这种类型的存储器单元，可能期望的是改进或优化源极/漏极结的形成，以便实现快速编程（突变结）同时避免短沟道效应。例如，在存储器单元中形成轻掺杂（LDD）结可以减轻短沟道效应。改进或优化源极/漏极结的形成可以包括对源极/漏极结使用单独的注入。对于单独的源极/漏极结注入，传统的方法可以包括添加两个至关重要的掩模，可能不得不通过阻挡单元的源极侧或漏极侧来使所述掩模与栅极图案对准。
技术实现思路
根据各种实施例的用于制造存储器单元的方法可以包括：在衬底上形成至少一个电荷储存存储器单元结构，电荷储存存储器单元结构具有第一侧墙和与所述第一侧墙相对的第二侧墙；在衬底和电荷储存存储器单元结构上沉积导电层；对所述导电层进行图案化以在电荷储存存储器单元结构的第一侧墙处形成间隔壁并且在电荷储存存储器单元结构的第二侧墙处形成阻挡结构；在靠近间隔壁的衬底中注入第一掺杂物原子以形成第一掺杂区，其中第一掺杂物原子被阻挡结构阻挡；在注入第一掺杂物原子后去除阻挡结构；在靠近电荷储存存储器单元结构的第二侧墙的衬底中注入第二掺杂物原子以形成第二掺杂区。附图说明在附图中，贯穿不同的视图，相同的附图标记通常指代相同的部分。附图不必是按比例的，相反重点通常被放在图解各种实施例的原理上。在下面的描述中，参照下面的附图描述各种实施例，在附图中：图1以流程图示出根据各种实施例的用于制造存储器单元的方法；图2A示意性示出根据各种实施例的在初始处理阶段的衬底的截面；图2B示意性示出根据各种实施例的在第一处理阶段的衬底的截面，其中电荷储存存储器单元结构被形成在衬底上；图2C示意性示出根据各种实施例的在第二处理阶段的衬底的截面，其中间隔壁和阻挡结构被形成在电荷储存存储器单元结构的侧面；图2D示意性示出根据各种实施例的在第三处理阶段的衬底的截面，其中在衬底中生成第一掺杂区；图2E示意性示出根据各种实施例的在第四处理阶段的衬底的截面，其中掩模材料被至少施加在第一掺杂区上；图2F示意性示出根据各种实施例的在第五处理阶段的衬底的截面，其中阻挡结构被去除；图2G示意性示出根据各种实施例的在最终处理阶段的衬底的截面，其中在衬底中生成第二掺杂区；图3A示意性示出根据各种实施例的在处理阶段的衬底的截面，其中，类似于图2B，有两个电荷储存存储器单元结构被形成在衬底上；图3B示意性示出根据各种实施例的在处理阶段的衬底的截面，其中，类似于图2C，有两个间隔壁和一个阻挡结构被形成在电荷储存存储器单元结构的侧面；图3C示意性示出根据各种实施例的在处理阶段的衬底的截面，其中，类似于图2D，在衬底中产生第一掺杂区和第三掺杂区；图3D示意性示出根据各种实施例的在处理阶段的衬底的截面，其中，类似于图2E，图2F和图2G，在去除阻挡结构之后，在衬底中产生第二掺杂区；图4示意性示出根据各种实施例的在最终处理阶段的衬底的截面，其中，类似于图2G和图3D，多个电荷储存存储器单元，即存储器单元装置被形成在衬底上。具体实施方式以下的详细描述参照以图解方式示出可以实施本专利技术的特定细节和实施例的附图。对这些实施例进行了充分详细的描述以使本领域技术人员能够实施本专利技术。可以在不脱离本专利技术的范围的情况下采用其它实施例并作出结构、逻辑以及电气上的改变。一些实施例能够与一个或更多个其它实施例组合以形成新的实施例，因而各种实施例不必是相互排斥的。本公开的各个方面被提供用于方法，并且本公开的各个方面被提供用于装置。应当理解，方法的基本特性对于装置而言同样成立并且反之亦然。因此，为了简洁的目的，可以省略对这种特性的重复描述。在此使用的术语“至少一个”可以被理解为包括大于或等于1的任意整数数目。在此使用的术语“多个”可以被理解为包括大于或等于2的任意整数数目。在此使用的术语“设置在…上”、“施加在…上”或“形成在…上”意图包括其中第一元件或层可以被直接设置、施加或形成在第二元件或层上并且在其间没有其它元件或层的布置，以及其中第一元件或层可以被设置、施加或形成在第二元件或层以上但在第一元件或层和第二元件或层之间具有一个或更多个额外的元件或层的布置。“非易失性存储器单元”可以被理解为即使未激活也存储数据的存储器单元。在本专利技术的实施例中，例如如果当前未激活对存储器单元的内容的存取，则存储器单元可以被理解为未激活。在另一实施例中，例如如果没有启动电源，则存储器单元可以被理解为未激活。此外，可以根据时间上规则的基准刷新所存储的数据，但并非如“易失性存储器单元”那样每隔若干皮秒或纳秒或毫秒刷新而是以小时、天、周或月的范围进行刷新。可替选地，在一些设计中数据可以根本不必被刷新。在此使用的注入掺杂物原子可以等同于注入掺杂离子、注入掺杂材料或注入掺杂物的含义。由于可能涉及多个处理，制造存储器单元以及存储器单元装置可能是复杂的问题。减少处理步骤的数量可以是优化制造处理的一种手段，例如由于更快地进行处理，这样可以降低成本，并且例如由于更高的再现性而可以增加产量。存储器芯片，例如闪速存储器上的存储器单元的可伸缩性可能是核心问题，因为存储器芯片的相对简单的结构和对更高容量的高需求推动着向更小设计原则的发展。减小存储器芯片的尺寸可能伴随例如闪速存储器单元中的结的尺寸的减小，起初这带来了更高的性能和产量，但到达临界尺寸的反面影响可能会降低结的质量。大多数非易失性存储器单元如EEPROM（ElectricallyErasableProgrammableReadOnlyMemory，电可擦除可编程只读存储器）或者闪速存储器单元可以包括一个或多个场效应晶体管（例如，金属氧化物半导体场效应晶体管，MOSFET）作为电荷储存晶体管（例如，浮栅晶体管或电荷捕获晶体管），因此这种类型的存储器单元还可以被称为电荷储存存储器单元。传统的浮栅晶体管的浮栅可以通过由电隔离材料（绝缘材料）包围的导电材料，例如由二氧化硅包围的导电多结晶硅来提供。此外，传统的电荷捕获晶体管的电荷捕获区可以包括所谓的MONOS（Metal-Oxide-Nitride-Oxide-Silicon，金属氧化氮氧化硅）结构，其包括电隔离材料，例如氮化硅，例如氧化硅-氮化硅-氧化硅的堆叠。由于存储器单元中的信息可以通过使一定量的电荷（通常为电子）进入电荷储存部（例如，浮栅或电荷捕获区）来进行电储存，这些存储器单元还被称作电荷储存存储器单元。另外，已经研发了分裂栅存储器单元，其包括可以例如使用间隔壁结构产生的额外的选择栅。制造基于电荷储存的存储器单元通常可以包括注入提供掺杂区——例如源极区和漏极区——的掺杂物（掺杂材料），从而形成具有所谓的体区的一个或多个（pn或np）结。对这种具有分离的源极侧和漏极侧的结进行优化可以获得存储器单元的更本文档来自技高网...

【技术保护点】
一种用于制造至少一个存储器单元的方法，包括：在衬底上形成至少一个电荷储存存储器单元结构，所述电荷储存存储器单元结构具有第一侧墙和与所述第一侧墙相对的第二侧墙；在所述衬底和所述电荷储存存储器单元结构上沉积导电层；对所述导电层进行图案化以在所述电荷储存存储器单元结构的第一侧墙处形成间隔壁并且在所述电荷储存存储器单元结构的第二侧墙处形成阻挡结构；注入第一掺杂物原子以在靠近所述间隔壁的衬底中形成第一掺杂区，其中所述第一掺杂物原子被所述阻挡结构阻挡；在注入所述第一掺杂物原子之后去除所述阻挡结构；注入第二掺杂物原子以在靠近所述电荷储存存储器单元结构的第二侧墙的衬底中形成第二掺杂区。

【技术特征摘要】
2012.10.08 US 13/6467971.一种用于制造至少一个存储器单元的方法，包括：在衬底上形成至少一个电荷储存存储器单元结构，所述电荷储存存储器单元结构具有第一侧墙和与所述第一侧墙相对的第二侧墙；在所述衬底和所述电荷储存存储器单元结构上沉积导电层；对所述导电层进行图案化以在所述电荷储存存储器单元结构的第一侧墙处形成间隔壁并且在所述电荷储存存储器单元结构的第二侧墙处形成阻挡结构；注入第一掺杂物原子以在靠近所述间隔壁的衬底中形成第一掺杂区，其中所述第一掺杂物原子被所述阻挡结构阻挡；在注入所述第一掺杂物原子之后去除所述阻挡结构；注入第二掺杂物原子以在靠近所述电荷储存存储器单元结构的第二侧墙的衬底中形成第二掺杂区。2.根据权利要求1所述的方法，还包括：在注入所述第二掺杂物原子之前对衬底中的至少第一掺杂区进行掩模。3.根据权利要求1所述的方法，其中所述导电层包括多晶硅。4.根据权利要求1所述的方法，其中所述电荷储存存储器单元结构是浮栅存储器单元结构。5.根据权利要求1所述的方法，还包括将至少一个间隔壁配置成选择栅。6.根据权利要求1所述的方法，其中去除所述阻挡结构包括：在衬底和所述电荷储存存储器单元结构上沉积掩模材料；对所述掩模材料图案化以形成经图案化的掩模层；利用所述经图案化的掩模层作为蚀刻掩模来蚀刻所述阻挡结构。7.根据权利要求6所述的方法，其中注入所述第二掺杂物原子包括利用所述经图案化的掩模层作为注入掩模。8.根据权利要求1所述的方法，其中所述阻挡结构具有从50nm到200nm的范围内的厚度。9.根据权利要求1所述的方法，其中注入第一和第二掺杂物原子包括以不同于所述第二掺杂物原子的注入掺杂量的注入掺杂量来注入所述第一掺杂物原子。10.根据权利要求1所述的方法，其中注入第一和第二掺杂物原子包括以低于所述第二掺杂物原子的注入掺杂量的注入掺杂量来注入所述第一掺杂物原子。11.根据权利要求1所述的方法，其中注入第一和第二掺杂物原子包括以不同于所述第二掺杂物原子的注入能量的注入能量来注入所述第一掺杂物原子。12.根据权利要求1所述的方法，其中注入第一和第二掺杂物原子包括以低于所述第二掺杂物原子的注入能量的注入能量来注入所述第一掺杂物原子。13.根据权利要求1所述的方法，其中注入第一和第二掺杂物原子包括注入第一和第二掺杂物原子以使得所述第一掺杂区在掺杂轮廓和掺杂浓度中的至少之一上与所述第二掺杂区不同。14.根据权利要求1所述的方法，其中对所述导电层进行图案化包括蚀刻所述导电层。15.根据权利要求1所述的方法，其中所述第一掺杂区包括第一源极/漏极区并且所述第二掺杂区包括第二源极/漏极区。16.根据权利要求1所述的方法，还包括：其中形成至少一个电荷储存存储器单元结构包括在衬底上形成第一电荷储存存储器单元结构以及第二电荷储存存储器单元结构，第一和第二电荷储存存储器单元结构的每一个具有第一侧墙和与所述第一侧墙相对的第二侧墙，所述第二电荷储存存储器单元结构的第二侧墙面对所述第一电荷储存存储器单元结构的第二侧墙；其中沉积导电层包括在第一和第二电荷储存存储器单元结构上并且在第一和第二电荷储存存储器单元结构之间沉积所述导电...

【专利技术属性】
技术研发人员：C布克塔尔，J鲍尔，岑柏湛，M施蒂夫廷格，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：