【技术实现步骤摘要】
【专利摘要】本专利技术提出，通过在一上表面设置有背栅的衬底的上表面设置有背栅氧化层；并在背栅氧化层上设置浮栅结构，在很小的电压就能完成数据写入，并且采用的浮体单元自动刷新技术，保持时间大大增加，显著降低了功耗，同时由于存储单元尺寸也非常小，集成度也非常高。用本专利技术单管存储结构替代原来六管存储单元结构的静态随机存储器可大幅降低CMOS处理器芯片面积，并且适用于28/20/14nm甚至以下工艺节点，成本明显降低，功耗也显著下降。【专利说明】
本专利技术涉及一种半导体器件结构及其制备技术，尤其涉及。
技术介绍
利用半导体技术所发展起来的记忆体元件，如动态随机存储器(DRAM)、静态随机存储器(SRAM)、非挥发性存储器(NVM)等等现今都被广泛应用在各种电子产品中。随着摩尔定律(Moore’ sLaw)的发展，存储器元件尺寸越来越小，使得单位面积可容纳的晶体管数目增多，速度也越来越快。由于DRAM、SRAM的读取速度非常快，也被逐渐集成到片上系统中，以达到更高的集成度和性能。以Intel —款四核处理器芯片为例，系统中嵌入了三级高速缓存器，一级高速缓存(cache LI)、二级高速缓存器(cache L2)及三级共享高速缓存(cache L3)。其中二级高速缓存和三级高速缓存几乎占据一半以上的芯片面积。嵌入式静态随机存储器(eSRAM)虽然存取速度快，但是基本存储单元为六管单元，占用面积大，成本高。嵌入式动态随机存储器(eDRAM)基本存储单元为1T1R，但是电容漏电现象电容需要常常更新(Refresh)，功耗大大增加，而且随着尺寸缩小，电容为了达到...
【技术保护点】
一种基于鳍状背栅偏置的存储装置，其特征在于，包括：一上表面设置有背栅的衬底，所述背栅的上表面设置有背栅氧化层；及一设置于所述背栅氧化层上的浮栅结构。
【技术特征摘要】
【专利技术属性】
技术研发人员：亢勇，陈邦明，
申请(专利权)人：上海新储集成电路有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。