包含具有不同的少数载流子寿命的沟道区域的设备及方法技术

本发明专利技术展示例如存储器装置、存储器单元串及电子系统等设备及形成此类设备的方法。一个这样的设备包含沟道区域，在所述沟道区域中，少数载流子寿命在一个或一个以上端部分处比在中间部分中低。还揭示其它设备及方法。

【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】本专利技术展示例如存储器装置、存储器单元串及电子系统等设备及形成此类设备的方法。一个这样的设备包含沟道区域，在所述沟道区域中，少数载流子寿命在一个或一个以上端部分处比在中间部分中低。还揭示其它设备及方法。【专利说明】优先权申请本申请案主张2011年8月16申请的第13/211，033号美国申请案的优先权利益，所述申请案以全文引用方式并入本文中。
技术介绍
总是需要具较大密度的存储器装置。在半导体芯片的表面上横向地形成存储器装置使用大量的芯片有效面积。需要具有用于进一步增加存储器密度从而超越传统存储器装置的新配置的经改进存储器装置。【专利附图】【附图说明】图1A展示根据本专利技术的实施例的存储器装置。图1B展示来自图1A的根据本专利技术的实施例的存储器串的框图。图1C展示在操作根据本专利技术的实施例的存储器串时的载流子产生的模型。图1D展示在操作根据本专利技术的实施例的存储器串时的载流子产生的模型。图2展示根据本专利技术的实施例的存储器串的沟道区域的电势对时间的图表。图3A展示根据本专利技术的实施例的另一存储器装置。图3B展示根据本专利技术的实施例的另一存储器装置。图4A到图41展示根据本专利技术的实施例的存储器装置的处理操作。图5展示使用根据本专利技术的实施例的存储器装置的信息处置系统。【具体实施方式】在本专利技术的下列详细描述中，参考附图，所述附图形成本专利技术的一部分且在其中通过说明展示其中可实践本专利技术的特定实施例。足够详细描述这些实施例以使所属领域的技术人员能够实践本专利技术。可利用其它实施例并可作出逻辑改变、电改变等等。图1A展示形成于衬底102上的呈存储器装置100的形式的设备。图1B展示来自图1A的存储器串101。如图1B中所示，电荷存储结构112 (例如，穿隧电介质、多晶硅与电荷阻断材料的组合；氮化物、氧化物与氮化物的组合；或可提供电荷存储功能的任何其它材料组合，无论是目前已知的还是在未来开发的)实质上包围加长沟道区域110以形成对应于多个存储器单元栅极114中的每一者的相应电荷存储结构(所述多个存储器单元栅极114还可实质上包围加长沟道区域110及电荷存储结构112的相应横截面)。所述电荷存储结构可为单一结构的相应多个部分，或可包括多个分离的离散结构。第一选择栅极120及第二选择栅极122经展示为选择性地将加长沟道区域110分别耦合到源极区域130及漏极区域132。电介质104可填充在例如上述组件等组件之间的空间中。在一个实例中，加长沟道区域110由半导体材料(例如P型及/或未掺杂多晶硅)形成。加长沟道区域110可在多个工艺动作中形成，例如其中第一端111在不同于用以形成加长沟道区域110的其它部分(例如第二端113及/或中间部分)的多晶硅沉积活动中形成。源极区域130及漏极区域132经展示为分别耦合到加长沟道区域110的第一端111及第二端113。在一个实例中，源极区域130及漏极区域包含η型半导体材料，例如η+多晶硅。在操作期间，包括源极区域130、加长沟道区域110及漏极区域132的路径用作η-ρ-η晶体管，而且选择栅极120、122及存储器单元栅极114操作以允许(或禁止)沿所述途径的信号传输。包括源极区域130、加长沟道区域110、漏极区域132、选择栅极120、122、电荷存储结构112及存储器单元栅极114的组件一起形成存储器串101。在一个实例中，所述存储器串配置于电路中以作为NAND存储器串而操作。源极线126及例如位线128等数据线经展示为分别耦合到源极区域130及漏极区域132。源极线126及位线128可包括以下每一者、由以下每一者组成或基本上由以下每一者组成:金属(例如铝、铜或钨)或这些或其它导体金属的合金。在本揭示内容中，术语“金属”进一步包括金属氮化物或主要作为导体而操作的其它材料。图1B展示来自图1A的存储器串101的框图。所述图中所示的存储器单元栅极114的数目仅出于说明目的。在一个实例中，存储器串101包括介于选择栅极120、122之间的8个存储器单元栅极114。如图1A及IB中所示，沟道区域110可包含第一再结合区域106及第二再结合区域108 (及介于所述第一再结合区域与所述第二再结合区域之间的本体区域)。第一再结合区域106及第二再结合区域108形成为加长沟道区域110的部分，且可为相同导电类型。在一个实例中，第一再结合区域106及第二再结合区域108经配置以具有比加长沟道区域110的本体区域的少数载流子寿命低的少数载流子寿命。在一个实例中，第一再结合区域106及第二再结合区域108以实质上类似配置形成，且具有实质上相同的少数载流子寿命。在一个实例中，第一再结合区域106及第二再结合区域108具有不同的少数载流子寿命，其中第一再结合区域106及第二再结合区域108的少数载流子寿命两者皆低于加长沟道区域110的本体区域的少数载流子寿命。对于第一再结合区域106及第二再结合区域108，若干配置及相关联的形成过程是可能的。在一个实例中，第一再结合区域106及第二再结合区域108掺杂到高于本体区域110的浓度以提供较低的少数载流子寿命。在一个实例中，所述加长沟道区域(包括第一再结合区域106及第二再结合区域108)掺杂有P型掺杂剂。P型掺杂剂的实例包含(但不限于)硼、铝、镓及铟。掺杂浓度的一个实例包括加长沟道区域110的本体区域掺杂到大约I X IO18个原子/cm3的浓度，而且第一再结合区域106及第二再结合区域108掺杂到大约5 X IO18个原子/cm3或更高的浓度。第一再结合区域106及第二再结合区域108中的较高掺杂浓度导致比在加长沟道区域110的本体区域中低的少数载流子寿命。另一实例包含加长沟道区域110未掺杂，而且第一再结合区域106及第二再结合区域108掺杂到高于未掺杂本体区域110的有效浓度。多个存储器单元栅极114外侧的区域中的较低少数载流子寿命将会在存储器操作期间提供对加长沟道区域110的更好的选择性隔离。例如，在擦除操作期间，可选择串101以供擦除。在此情况中可期望隔离其它串101。通过降低第一再结合区域106及第二再结合区域108中的少数载流子寿命，电荷不太可能流过未选择的串，且存储器操作变得更可靠且具更高性能。图1C展示加长沟道区域110、再结合区域108及存储器单元栅极114的模型化实例。所述图展示在碰撞电离区域中，通过例如擦除操作等操作中的未选择的串的禁止条件期间的电势降保持载流子产生。在未应用本专利技术的实施例的情况下，升压沟道可在短时间内损失其电势。例如，图1D展示不具备再结合区域的装置的沟道区域电势154。如从所述图可见，沟道区域电势154随时间降级。使用根据本专利技术的实施例的掺杂剂设计实例，展示出在相同的时间段内维持所述沟道区域电势152。第一再结合区域106及第二再结合区域108的其它配置及相关联的形成过程包含应变工程及替代材料挑选。在应变工程实例中，可(或不一定)包含掺杂剂元素的杂质元素植入或以其它方式引入第一再结合区域106及第二再结合区域108内的晶格中。通过添加杂质元素提供给所述晶格的应变会修改所述区域(即，导致所述区域具有不同于本体区域的晶格应变条件)，此导致所述区域具有低于加长沟道区域110的本体区域的少数载流子寿命。在替代性材料本文档来自技高网...

【技术保护点】
一种设备，其包括：加长沟道区域，其具有耦合到第一端的源极区域及耦合到第二端的漏极区域；及若干存储器单元栅极，其沿所述加长沟道区域的本体区域的长度安置，所述多个栅极中的每一者通过相应电荷存储结构而与所述加长沟道区域分离，其中所述加长沟道区域进一步包括位于所述加长沟道区域的所述第一端处的第一再结合区域及位于所述加长沟道区域的所述第二端处的第二再结合区域，其中所述本体区域介于所述第一再结合区域与所述第二再结合区域之间，且其中所述第一再结合区域及所述第二再结合区域中的至少一者具有低于所述本体区域的少数载流子寿命。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：保罗·泰萨罗，奥雷柳·贾恩卡洛·毛里，合田晃，赵一杰，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US