非挥发性内存单元及其制造方法技术

本发明专利技术涉及一种非挥发性内存单元，包含一基板，该基板的上表面形成一源极区及一漏极区。一第一介电层形成于源极区及漏极区之间,且近漏极区一侧,一选择闸形成于该第一介电层上方。一穿隧介电层，形成于源极区及漏极区之间,且近源极区一侧，并与第一介电层连接。一源极绝缘层，形成于源极区上方。穿隧介电层延伸至源极区并与该源极绝缘层相连接。一悬浮栅极区，形成于该穿隧介电层与较厚的源极绝缘层之表面上。一控制栅极区，形成于该悬浮栅极区之表面上，且该控制栅极区与该悬浮栅极区以一第二介电层相绝缘。本发明专利技术能够减轻栅极引发源极漏电流效应，并对导通电流大小有良好的控制，更能进一步缩小内存单元的单位面积与制造的完整性。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及一种非挥发性内存单元，包含一基板，该基板的上表面形成一源极区及一漏极区。一第一介电层形成于源极区及漏极区之间,且近漏极区一侧,一选择闸形成于该第一介电层上方。一穿隧介电层，形成于源极区及漏极区之间,且近源极区一侧，并与第一介电层连接。一源极绝缘层，形成于源极区上方。穿隧介电层延伸至源极区并与该源极绝缘层相连接。一悬浮栅极区，形成于该穿隧介电层与较厚的源极绝缘层之表面上。一控制栅极区，形成于该悬浮栅极区之表面上，且该控制栅极区与该悬浮栅极区以一第二介电层相绝缘。本专利技术能够减轻栅极引发源极漏电流效应，并对导通电流大小有良好的控制，更能进一步缩小内存单元的单位面积与制造的完整性。【专利说明】
本专利技术涉及一种集成电路组件的结构及其制造方法，尤其涉及一种非挥发性内存单元的结构及其制造方法。
技术介绍
非挥发性内存(non-volatile memory)具有体积小、重量轻、省电、且数据不随供应电源断电而消失的优点，因此非常适合手持式电子装置的应用。目前随着手持式电子装置的普及，非挥发性内存确已被大量地采用，举凡作为多媒体的储存媒介，或是维持电子系统的正常操作皆有其应用。非挥发性内存目前正处于一个需求量逐年增大，成本与售价却逐年降低的正循环，已为半导体产业中相当重要的产品之一。请参考美国专利号US4，698，787。该非挥发性内存单元为一传统的堆栈闸式(stack-gate)非挥发性内存结构，具有一悬浮栅极区(floating gate)。在该内存进行写入“ I ”的操作时，利用热电子注入(hot-electron injection)的机制,将足够数量的电子陷捕于该悬浮栅极区内，而使该内存单位的状态为“ I” ;而在该内存进行写入“O”或是抹除的操作时，利用福勒-诺德汉穿隧(Fowler-Nordheim tunneling)的机制,将电子排出该悬浮栅极区之外，而使该内存单位的状态为“O”。由于该内存单元的状态，决定于是否有足够多的电子陷捕于该悬浮栅极区内，因此即使移除供应电源，该内存单元的状态仍得以维持，故称为非挥发性内存。然而此一堆栈闸式之非挥发性内存单元有以下缺点:第一、有过度抹除效应。当内存单元进行抹除操作时，可能导致过多的电子排出悬浮栅极区之外，而造成该内存单元的等效晶体管组件的临界电压为负电压，亦即使得该内存单元常态为导通状态而造成不必要之漏电流。第二、进行抹除的操作时，需要较大的操作电流；在内存进行抹除操作时，源极电压远高于悬浮栅极区的电压，因此会造成栅极引发漏极漏电流(gate-1nduceddrain leakage, GIDL)效应,而产生从源极到基板的漏电流，因此操作上需要一个供电流能力较强之外接供应电源，而使得整体电路的积体化不容易；另外，为了减轻该漏电流之程度，该源极乃以淡掺杂漏极(lightly-doped drain)的结构实现；然而当制程能力愈先进，而几何尺寸愈小时，轻掺杂漏极的结构却也容易造成信道的碰穿效应(punch-througheffect)。因此在小于0.2微米的制程下制造堆栈闸式非挥发性内存时，便舍弃轻掺杂漏极的结构，而以深N型槽(deep Niell)的方式来隔离该源极以及基板而避免漏电流。然而为了节省面积，在一个由堆栈闸式非挥发性内存所形成的内存矩阵中，会有复数个内存单元共享深N型槽；而该共享深N型槽之复数个内存单元便由于结构的限制，而必须同时进行抹除的操作，因而牺牲了电路操作上的弹性。最后，在进行写入“I”的操作时，由于信道的电场强度较大，因此电子发生穿隧的机率较低，因而在操作上需要一较大的电流以增加操作速度。请参考美国专利号US5，338，952，US5, 414，286，此习知技术为一分离闸式(split-gate)非挥发性内存之结构。与前述之习知技术相比，其具有额外的一选择栅极区。由于该非挥发性内存单元之等效晶体管组件，其信道区的导通需要悬浮栅极区以及选择栅极区同时存在大于临界电压(threshold)之正电压，因此可藉由对选择栅极区电压的控制，而避免常态漏电流的缺陷。但由于悬浮栅极区以及选择栅极区并未重迭，因此代价是具有较大的芯片面积。除此之外，其写入与抹除操作的原理与堆栈闸式非挥发性内存一致。请参考美国专利号US7，009，144, US7, 199，424，US7，407，857，此习知技术亦为一分离闸式非挥发性内存之结构，其中悬浮栅极区之底部存在一阶梯状结构。该专利技术与前述之习知技术相比有两个优点:第一、与前述之分离闸式非挥发性内存之习知技术相比，此楔形结构可降低悬浮栅极区与源极区之间的电容耦合程度，因此控制栅极区上所施加的电压可以有较高比例耦合至悬浮栅极区，而使得内存单元在进行写入或抹除操作时，能以较低之供应电压为之；第二、与前两个习知技术相比较，此改良之分离闸式非挥发性内存结构虽然不能完全避免在进行抹除操作时，所造成的栅极引发漏极漏电流效应，但其楔形结构能降低源极与悬浮栅极区之间的电场强度，从而减轻该源极到基板漏电流的程度，因此可避免使用轻掺杂漏极或是以深N型槽的制程，而使面积能进一步缩小，降低成本。然而此非挥发性内存单元之等效晶体管组件，其导通时导通电流大小将决定于该楔形结构所形成之较厚之栅极介电层，造成该导通电流大小的变异较大，进而影响内存的良率。且该阶梯状结构浮动栅极较厚之穿隧介电层，易导致漏极与源极间之短通路现象，进而大幅限制该结构之进一步微缩之可能。另外，上述之分离闸式非挥发性内存之结构，美国专利号US5, 338，952，US5, 414，286 与 US7, 009，144，US7, 199，424，US7, 407，857，于实施过程中，因形成浮动闸所涉及之多重多晶硅蚀刻制程，易造成过度蚀刻之源极表面穿孔或浅蚀刻之多晶硅残存，而难以稳定维持该非挥发性内存之完整性，进而降低该分离闸式非挥发性内存之可实现性。
技术实现思路
本专利技术的目的在于克服现有技术的缺陷，提供一种非挥发性内侧，能够减轻栅极引发漏极漏电流效应所造成的漏电流，并对导通时的导通电流大小有良好的控制，更能进一步配合先进制程缩小内存单元的单位面积和制造的完整性。实现上述目的的技术方案是:本专利技术一种非挥发性内存单元，包含基板、第一介电层、穿隧介电层、源极绝缘层、选择栅极区、悬浮栅极区、第二介电层、以及控制栅极区。该基板为一半导体基板，通常为P型娃基板。该基板具有一上表面。该基板中以掺杂方式形成一源极扩散区及一漏极扩散区。源极扩散区及漏极扩散区通常为η型掺杂区。该第一介电层形成于该基板的上表面，且位于该漏极扩散区一侧。穿隧介电层形成于该基板的上表面，且位于该源极扩散区一侧。该源极绝缘层形成于源极主掺闸区上方，该选择栅极区形成于该第一介电层之上。该悬浮栅极区形成于该穿隧介电层与源极绝缘层的表面上，且该悬浮栅极区的一部份位于源极扩散淡掺杂上方的穿隧介电层上方。该第二介电层形成于该悬浮栅极区的表面上。该控制栅极区形成于该悬浮栅极区的表面上，且该控制栅极区与该悬浮栅极区以该第二介电层相绝缘。本专利技术又提出一种非挥发性内存单元的制造方法，此方法之步骤首先为提供一基板。该基板为一半导体基板，通常为P型硅基板，且该基板具有上表面。接下来依次为形成第一本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：范德慈，陈志明，吕荣章，
申请(专利权)人：北京芯盈速腾电子科技有限责任公司，
类型：发明
国别省市：