非挥发性记忆装置及其数据处理方法制造方法及图纸

本发明专利技术涉及非挥发性记忆装置及其数据处理方法。非挥发性记忆装置包括控制器和与非门闪存。首先，由控制器将目标命令及对应的目标地址序列传送至与非门闪存。接着，与非门闪存根据目标地址计算出第一数值。其次，控制器将对应于目标地址的循环冗余校验码传送至与非门闪存。然后，与非门闪存根据第一数值及该循环冗余校验码进行循环冗余校验，用以判断是否发生传送错误。当传送错误发生时，设定状态缓存器，以通知控制器重新传送目标命令及对应的目标地址。

Non volatile memory device and data processing method thereof

The invention relates to a non-volatile memory device and a data processing method thereof. Non volatile memory device includes a controller and a NAND flash. First of all, the controller will be sent to the target address sequence of NAND flash and the corresponding target command. Then, according to the target address of NAND flash to calculate the first numerical. Secondly, the cyclic redundancy check code is transmitted to the NAND flash controller corresponding to the target address. Then, a NAND flash cyclic redundancy check according to the first value and the cyclic redundancy check code, used to determine whether the occurrence of transmission error. When a transmission error occurs, the status buffer is set to notify the controller to retransmit the target command and the corresponding destination address.

【技术实现步骤摘要】

本专利技术涉及非挥发性内存(non-volatile memory)，更具体地说，涉及与非门闪存 (NAND flash memory)及其数据处理方法。
技术介绍
由于非挥发性内存，比如闪存，可被电性抹除并重新编程(r印rogram)，且具有尺 寸小、省电和低成本等优点，因此广泛地用于各种消费性电子装置中，例如移动电话、数字 相机、个人数字助理(Personal Digital Assistant, PDA)等，作为一般数据储存及传输之用。闪存可分成与非门闪存与或非门闪存(NOR flash memory)。相比于或非门闪存， 与非门闪存的成本较低、记忆容量较大、且具有较快的写入速度及抹除速度。这使得与非门 闪存普遍地作为便携式产品的储存媒介，用以储存各种多媒体数据。一般而言，当存取与非门闪存时，以序列传送的方式来传送欲存取的数据。随着数 据传输速率的不断提升，数据传输时更容易受噪声干扰等问题影响，进而大幅增加数据传 输错误的发生率。在此情况下，由于常用的与非门闪存并无法实时测知数据传输错误的发 生，故无法确知欲存取的地址或数据是否正确。进一步，错误的存取地址或存取数据，还可 能导致与非门闪存进行数据无法回复的错误编程或抹除操作。因此，需要一种适用于与非门闪存的数据处理方法，能够在操作与非门闪存时，实 时地测知传输错误情况的发生，并采取适当的措施，用以提升与非门闪存的可靠性。
技术实现思路
本专利技术的实施例提供一种数据处理方法，适用于非挥发性记忆装置。所述非挥发 性记忆装置包括控制器及与非门闪存。首先，由所述控制器将目标命令及对应的目标地址 序列传送至所述与非门闪存。接着，所述与非门闪存根据所述目标地址计算出第一数值。其 次，所述控制器将对应于所述目标地址的循环冗余校验码传送至所述与非门闪存。然后，所 述与非门闪存根据所述第一数值及所述循环冗余校验码进行循环冗余校验，用以判断是否 发生传送错误。在一实施例中，当所述传送错误发生时，设定状态缓存器，以通知所述控制 器重新传送所述目标命令及对应的所述目标地址。另一方面，本专利技术的实施例提供一种数据处理方法，适用于非挥发性记忆装置。所 述非挥发性记忆装置包括控制器及与非门闪存。首先，所述控制器将读取命令及对应的读 取地址序列传送至所述与非门闪存。接着，所述与非门闪存根据所述读取地址执行读取操 作，并将所读取的既定数据序列传送至所述控制器。其次，所述控制器根据所述既定数据计 算出第一数值。然后，所述与非门闪存将对应于所述既定数据的循环冗余校验码传送至所 述控制器。接下来，所述控制器根据所述第一数值及所述循环冗余校验码进行循环冗余校 验，用以判断是否发生传送错误。在一实施例中，当所述传送错误发生时，所述控制器重新 传送所述读取命令及对应的所述读取地址。另一方面，本专利技术的实施例提供一种非挥发性记忆装置。所述非挥发性记忆装置 包括控制器、总线及与非门闪存。所述控制器用以提供目标命令及对应的目标地址。所述 总线用以序列传送所述目标命令及对应的所述目标地址。所述与非门闪存经由所述总线耦 接至所述控制器，包括与非门快闪数组、输入/输出电路及引擎。所述输入/输出电路用以 接收所述目标命令及对应的所述目标地址。所述引擎耦接至所述输入/输出电路，用以根 据所述目标地址计算出第一数值，并根据所述第一数值及由所述控制器所接收且对应于所 述目标地址的循环冗余校验码进行循环冗余校验，用以判断是否发生传送错误。在一实施 例中，当所述传送错误发生时，所述引擎设定状态缓存器，以通知所述控制器重新传送所述 目标命令及对应的所述目标地址。另一方面，本专利技术的实施例提供一种非挥发性记忆装置。所述非挥发性记忆装置 包括控制器、总线及与非门闪存。所述控制器用以提供读取命令及对应的读取地址。所述 总线用以序列传送所述读取命令及对应的所述读取地址。所述与非门闪存经由所述总线耦 接至所述控制器，包括与非门快闪数组、输入/输出电路及引擎。所述与非门快闪数组用以 根据所述读取地址执行读取操作。所述输入/输出电路用以将由所述与非门快闪数组所读 取的既定数据经由所述总线序列传送至所述控制器。所述引擎耦接至所述输入/输出电 路，用以将对应于所述既定数据的一循环冗余校验码传送至所述控制器。所述控制器根据 所述既定数据计算出第一数值，并根据所述第一数值及所述循环冗余校验码进行循环冗余 校验，用以判断是否发生传送错误。在一实施例中，当所述传送错误发生时，所述控制器重 新传送所述读取命令及对应的所述读取地址。为使本专利技术的上述目的、特征和优点能更明显易懂，下文特举实施例，并配合所附 图示，详细说明如下。附图说明图1显示依据本专利技术实施例的非挥发性记忆装置模块图；图2显示依据本专利技术实施例的数据处理方法流程图；图3显示依据本专利技术实施例的编程操作时序图；图4显示依据本专利技术另一实施例的数据处理方法流程图；图5显示依据本专利技术实施例的抹除操作时序图；图6显示依据本专利技术另一实施例的数据处理方法流程图；图7显示依据本专利技术实施例的读取操作时序图。主要组件符号说明10 非挥发性记忆装置 102 控制器104 与非门闪存106 总线110 与非门快闪数组 112 静态存取内存114 控制逻辑电路116 循环冗余校验引擎118 输入/输出电路具体实施例方式图1显示依据本专利技术实施例的非挥发性记忆装置10模块图。参考图1的实施例，非挥发性记忆装置10包括控制器102和与非门闪存104。控 制器102用以提供来自于外部主机(未图标)的目标命令及对应的目标地址。控制器102经由总线106，例如通用序列汇排流(Universal SerialBuS，USB)，耦接至与非门闪存104， 用以将目标命令及对应的目标地址序列传送至与非门闪存104。在一实施例中，非挥发性记忆装置10可为安全数字(SD)卡、多媒体卡(MMC)、 Micro SD卡、记忆条(MQ卡或高容量记忆条(MS Pro)卡等储存媒介。除此之外，控制器 102与与非门闪存104可各自以集成电路(Integrated Circuit, IC)加以实现。进一步，与非门闪存104包括与非门快闪数组110、静态存取内存(SRAM) 112、控制 逻辑电路114及输入/输出电路118。在一实施例中，与非门快闪数组110可包括多个内存 库(bank)，每一内存库均由多个记忆单元(cell)以数组形式所组成。参考图1，控制逻辑电路114从控制器102接收多个存取信号。在一实施例中，存 取信号可包括芯片致能信号(CE#)、命令锁存(latch)致能信号(CLE)、地址锁存致能信号 (ALE)、写入致能信号(WE#)、读取致能信号(RE#)及待命/忙碌信号(R/B#)。输入/输出电 路118经由总线106接收控制器102所发送的目标命令、对应的目标地址或欲写入的数据， 并根据该等存取信号锁存目标命令及对应的目标地址。与非门快闪数组110便根据已锁存 的目标命令及对应的目标地址进行编程(program)操作、读取操作及抹除操作。举例来讲， 当目标命令对应于读取操作时，与非门快闪数组110可根据已锁存的目标地址读取所储存 的数据，并将其暂存于静态存取内存112中。之后，经由总线106，输入/输出电路118将所 读取的数本文档来自技高网...

【技术保护点】
１．一种数据处理方法，其特征在于，适用于非挥发性记忆装置，其中，所述非挥发性记忆装置包括控制器及与非门闪存，所述数据处理方法包括：由所述控制器将目标命令及对应的目标地址序列传送至所述与非门闪存；所述与非门闪存根据所述目标地址计算出第一数值；所述控制器将对应于所述目标地址的循环冗余校验码传送至所述与非门闪存；所述与非门闪存根据所述第一数值及所述循环冗余校验码进行循环冗余校验，用以判断是否发生传送错误；及当所述传送错误发生时，设定状态缓存器，以通知所述控制器重新传送所述目标命令及对应的所述目标地址。

【技术特征摘要】

【专利技术属性】
技术研发人员：欧旭斌，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]