非挥发性记忆体及其制造方法技术

本发明专利技术是有关于一种非挥发性记忆体及其制造方法。此非挥发性记忆体包括衬底、穿隧介电层、浮置栅极、多个保护层、控制栅极以及栅间介电层。衬底具有主动区。穿隧介电层配置于主动区中的衬底的表面上。浮置栅极配置于穿隧介电层上。多个保护层分别配置于浮置栅极的部分侧壁上。控制栅极覆盖浮置栅极的顶面与部分侧壁以及每一保护层的至少一部分。栅间介电层配置于浮置栅极与控制栅极之间以及配置于保护层与控制栅极之间。

【技术实现步骤摘要】

本专利技术涉及一种记忆体及其制造方法，且特别是涉及一种。
技术介绍
记忆体为设计来储存信息或数据的半导体元件。当电脑微处理器的功能变得越来越强，软件所进行的程序与运算也随之增加。因此，记忆体的容量需求也就越来越高。在各式的记忆体产品中，非挥发性记忆体，例如可电擦除可编程只读记忆体(ElectricallyErasable Programmable Read Only Memory, EEPROM)允许多次的数据编程、读取及擦除操作，且其中储存的数据即使在记忆体被断电后仍可以保存。基于上述优点，可电擦除可编程只读记忆体已成为个人电脑和电子设备所广泛采用的一种记忆体。典型的可电擦除且可编程只读记忆体是以掺杂的多晶硅制作浮置栅极(floatinggate)与控制栅极(control gate)。在现有习知技术中，衬底中具有隔离结构，且在隔离结构之间的衬底上配置有牺牲层。接着，使用湿式蚀刻工艺移除牺牲层，并在经暴露的衬底上依序形成穿隧介电层以及浮置栅极。然而，在现有习知技术中，由于牺牲层的材料与隔离结构的材料皆为氧化硅，因此使用湿式蚀刻工艺移除牺牲层时也会移除掉部分隔离结构。隔离结构的部分侧壁被移除后导致形状改变，且每一侧壁被移除的量也不完全相同，因而容易导致后续所形成的浮置栅极的形状不对称的问题。再者，由于隔离结构的部分侧壁会被移除，因此衬底的角落也会被暴露出来。接着，在进行热氧化工艺以在经暴露的衬底的表面上形成穿隧介电层时，部分穿隧介电层会形成在衬底的角落处。然而，形成在衬底的角落处的穿隧介电层通常具有较薄的厚度，且因此导致穿隧介电层厚度不均匀的问题。如此一来，由于浮置栅极形成于厚度不均匀的穿隧介电层上，因此所形成的非挥发记忆体会具有电性可靠度不良的问题。此外，为了有效地提高栅极I禹合比(gate coupling rat1,GCR),通常会增加浮置栅极与控制栅极的覆盖面积来达成此目的。然而，在现有习知技术中，为了增加浮置栅极与控制栅极的覆盖面积，通常具有因穿隧介电层与控制栅极距离太近而影响电性的问题发生。此外，随着元件尺寸持续缩小的趋势，相邻的非挥发性记忆体容易产生彼此电性干扰的问题。由此可见，上述现有的在产品结构、制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的可有效解决上述问题的，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
技术实现思路
本专利技术的目的在于，克服现有的非挥发性记忆体存在的缺陷，而提供一种新的非挥发性记忆体，所要解决的技术问题是使其在浮置栅极的部分侧壁上配置有保护层。本专利技术的另一目的在于，克服现有的非挥发性记忆体存在的缺陷，而提供一种新的非挥发性记忆体，所要解决的技术问题是使其主动区中的衬底的表面与隔离结构的顶面的高度差较小。本专利技术的再一目的在于，克服现有的非挥发性记忆体的制造方法存在的缺陷，而提供一种新的非挥发性记忆体的制造方法，所要解决的技术问题是使其包括在浮置栅极的部分侧壁上形成保护层。本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。依据本专利技术提出的一种非挥发性记忆体，其包括衬底、穿隧介电层、浮置栅极、多个保护层、控制栅极以及栅间介电层。衬底具有主动区。穿隧介电层配置于主动区中的衬底的表面上。浮置栅极配置于穿隧介电层上。多个保护层分别配置于浮置栅极的部分侧壁上。控制栅极覆盖浮置栅极的顶面与部分侧壁以及每一保护层的至少一部分。栅间介电层配置于浮置栅极与控制栅极之间以及配置于保护层与控制栅极之间。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的非挥发性记忆体，其中所述衬底中具有多个隔离结构，隔离结构定义出主动区，且主动区中的衬底的表面与隔离结构的顶面的高度差小于200埃。前述的非挥发性记忆体，其中所述主动区中的衬底的表面与隔离结构的顶面平齐。前述的非挥发性记忆体，其中所述保护层的顶面与穿隧介电层的顶面之间的高度为 50-200 埃。本专利技术的目的及解决其技术问题还采用以下技术方案来实现。依据本专利技术提出的一种非挥发性记忆体，包括衬底、穿隧介电层、浮置栅极、控制栅极以及栅间介电层。衬底中具有多个隔离结构，且隔离结构定义出主动区，且主动区中的衬底的表面与隔离结构的顶面的高度差小于200埃。穿隧介电层配置于主动区中的衬底的表面上。浮置栅极配置于穿隧介电层上。控制栅极覆盖浮置栅极的顶面与部分侧壁。栅间介电层配置于浮置栅极与控制栅极之间。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的非挥发性记忆体，还包括多个保护层，分别配置于浮置栅极的部分侧壁上，其中控制栅极覆盖每一保护层的至少一部分，且部分栅间介电层配置于保护层与控制栅极之间。前述的非挥发性记忆体，其中所述保护层的顶面与穿隧介电层的顶面之间的高度为 50-200 埃。本专利技术的目的及解决其技术问题另外再采用以下技术方案来实现。依据本专利技术提出的一种非挥发性记忆体的制造方法，包括以下步骤。提供衬底，衬底具有主动区。在主动区中的衬底的表面上形成穿隧介电层。在穿隧介电层上形成浮置栅极。在浮置栅极的部分侧壁上形成多个第一保护层。形成栅间介电层，栅间介电层覆盖浮置栅极的顶面与部分侧壁以及每一第一保护层的至少一部分。在栅间介电层上形成控制栅极。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的非挥发性记忆体的制造方法，其中形成穿隧介电层、浮置栅极以及第一保护层的方法包括以下步骤。在衬底上形成牺牲层。在牺牲层上形成图案化硬掩膜层。以图案化硬掩膜层为掩膜，在衬底与牺牲层中形成多个隔离结构，隔离结构定义出主动区。移除图案化硬掩膜层。于隔离结构的侧壁上形成多个第二保护层。移除牺牲层，以至少暴露位于第二保护层之间的衬底的表面。在主动区中经暴露的衬底的表面上形成穿隧介电层。在第二保护层之间的穿隧介电层上形成浮置栅极。移除部分隔离结构，以暴露部分第二保护层。移除第二保护层的暴露部分，以暴露浮置栅极的部分侧壁，且在浮置栅极的部分侧壁上形成第一保护层。前述的非挥发性记忆体的制造方法，其中所述主动区中的衬底的表面与隔离结构的顶面的高度差小于200埃，且主动区中的衬底的表面与隔离结构的顶面平齐。本专利技术与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本专利技术至少具有下列优点及有益效果:在本专利技术的中，非挥发性记忆体包括配置于浮置栅极的部分侧壁上的保护层。因此，本专利技术的非挥发性记忆体具有厚度均匀性较佳的穿隧介电层、结构对称性较佳的浮置栅极、可改善穿隧介电层与控制栅极的电性干扰以及可改善相邻的非挥发性记忆体的电性干扰等优点。此外，在本专利技术的中，主动区中当前第1页1 2 3 本文档来自技高网...

【技术保护点】
一种非挥发性记忆体，其特征在于其包括：一衬底，具有一主动区；一穿隧介电层，配置于该主动区中的该衬底的表面上；一浮置栅极，配置于该穿隧介电层上；多个保护层，分别配置于该浮置栅极的部分侧壁上；一控制栅极，覆盖该浮置栅极的顶面与部分侧壁以及每一该些保护层的至少一部分；以及一栅间介电层，配置于该浮置栅极与该控制栅极之间以及配置于该些保护层与该控制栅极之间。

【技术特征摘要】

【专利技术属性】
技术研发人员：詹耀富，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71