非挥发性记忆装置、可编程电路以及内容可定址记忆体制造方法及图纸

本发明专利技术提出一种非挥发性记忆装置、可编程电路以及内容可定址记忆体。非挥发性记忆装置包含多个非挥发性记忆单元。每一非挥发性记忆单元各自包含第一开关、第一忆阻器、第二开关、第二忆阻器以及第三开关。第一开关的控制端耦接至该字符线。第一忆阻器经设定而具有第一阻值。第二开关的控制端耦接至字符线。第二忆阻器经设定而具有第二阻值。第一开关、第一忆阻器、第二开关以及第二忆阻器以交替方式串连于位线与反位线之间。第三开关用以设定第一阻值及第二阻值。本发明专利技术提出的非挥发性记忆装置具备有快速读取特性且内部数据不需动态更新。

【技术实现步骤摘要】

本专利技术是关于一种记忆体架构。特别是关于一种非挥发性的记忆体架构及相关电路。
技术介绍
记忆体是电子计算机中的重要组成元件，随着各种应用的情况不同，发展出了许多不同的记忆体架构。例如，动态随机存取记忆体(Dynamic Random AccessMemory, DRAM)、静态随机存取记忆体(Static Random-Access Memory, SRAM)、只读记忆体(Read-Only Memory, ROM)及快闪记忆体(Flash Memory)等。其中，只读记忆体及快闪记忆体属于非挥发性记忆体，在装置断电后能可记录其中的数据。一般来说，上述两种非挥发性记忆体在数据保存上较稳定且省电，但较不易复写且读写速度较慢。动态随机存取记忆体与静态随机存取记忆体等挥发性记忆体，因为读写速度较快，通常作为与处理器搭配的主要记忆体。动态随机存取记忆体的优势在于结构简单(仅须一个晶体管与一个电容)、储存密度高以及单位容量的成本较低。在现实中，动态随机存取记忆体的电容经常周期性地充电，导致耗电量较大的缺点。相较之下，静态随机存取记忆体只要保持通电，里面储存的数据就可以恒常保持，不需要周期性对电容充电。此外，静态随机存取记忆体通常具有较快的读取速度(高于动态随机存取记忆体)。然而，一般来说，静态随机存取记忆体的架构通常需要六个(或以上)的晶体管来储存一个位组的数据，制造成本较高且将占用较大的电路空间。此外，当电力供应停止时，传统的静态随机存取记忆体储存的数据仍会消失。随着行动装置往薄型化及轻量化发展，电子装置上的空间极为有限，且元件的耗电问题更受到重视。需要有合适的记忆体能更提供较高的数据稳定度、较低的耗电量、结构简单且具有较快的读取速度。
技术实现思路
近来，随着现有的记忆体技术面临到尺度上的物理极限，发展新的记忆体技术成为目前相关领域重要的研发课题，其中忆阻性记忆体因结构单纯、低功耗等优势，受到广泛的研究。为了解决上述的问题，本专利技术提出一种基于忆阻器的非挥发性记忆装置，其可用于各种集成电路上的应用(例如用来控制可编程电路中的切换开关、或是用于内容可定址记忆体中)，本专利技术的非挥发性记忆装置具备有类似静态随机存取记忆体的快速读取特性且内部数据不需动态更新，其结构相对简单，且在断电后仍可利用忆阻器保存数据内容。本专利技术的一方面为一种非挥发性记忆装置，包含多个非挥发性记忆单元。每一非挥发性记忆单元用以储存一个位的数据，每一非挥发性记忆单元分别耦接至一位线、一反位线以及一字符线，并且每一非挥发性记忆单元各自包含第一开关、第一忆阻器、第二开关、第二忆阻器以及第三开关。第一开关的控制端耦接至该字符线。第一忆阻器经设定而具有第一阻值。第二开关的控制端耦接至字符线。第二忆阻器经设定而具有第二阻值。第一开关、第一忆阻器、第二开关以及第二忆阻器以交替方式串连于位线与反位线之间。第三开关用以对该第一忆阻器设定该第一阻值，及对第二忆阻器设定第二阻值。本专利技术的另一方面为一种可编程电路，其包含组态开关以及上述的非挥发性记忆装置。第一开关、第一忆阻器、第二开关以及第二忆阻器之中的中间节点用以控制组态开关的控制端。本专利技术的另一方面为一种内容可定址记忆体，其包含比对线、预充电路与放大器、比对开关以及上述的非挥发性记忆装置。预充电路与放大器耦接至比对线，预充电路与放大器用以将比对线预充至预充电位以及感测比对线的电压位准。比对开关的第一端耦接至比对线，比对开关的第二端接地。第一开关、第一忆阻器、第二开关以及第二忆阻器之中的中间节点用以控制比对开关的控制端。综上所述，本专利技术的技术方案与现有技术相比具有明显的优点和有益效果。通过上述技术方案，可达到相当的技术进步，并具有产业上的广泛利用价值，本专利技术中每一非挥发性记忆单元仅须三个晶体管开关以及两个忆阻器，便可实现一种具有非挥发特性的静态随机存取记忆体，适合用在各种可编程电路或记忆体电路应用当中。【附图说明】为让本专利技术的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下:图1是根据本专利技术一实施例所绘示的非挥发性记忆体装置的示意图；图2绘示图1中非挥发性记忆装置的其中一个非挥发性记忆单元的进一步示意图；图3绘示另一种非挥发性记忆体装置中的两个相邻的非挥发性记忆单元的示意图；图4A绘示本专利技术中图1的非挥发性记忆体装置中其中一个非挥发性记忆单元与相邻的另一个的非挥发性记忆单元的示意图；图4B绘示本专利技术中图1的非挥发性记忆体装置中其中一个非挥发性记忆单元与相邻的另一个的非挥发性记忆单元的示意图；图5A绘示本专利技术一实施例中上述非挥发性记忆体装置的非挥发性记忆单元应用于内容可定址记忆体的示意图；图5B绘示内容可定址记忆体进行比对操作时的相关信号时序图；图6A及图6B绘示对非挥发性记忆单元所储存的数据进行写入时的操作示意图；以及图6C绘示对非挥发性记忆单元进行写入操作时的相关信号时序图。【具体实施方式】下文是举实施例配合所附附图作详细说明，以更好地理解本专利技术，但所提供的实施例并非用以限制本专利技术所涵盖的范围，而结构操作的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等功效的装置，皆为本专利技术所涵盖的范围。此外，根据业界的标准及惯常做法，附图仅以辅助说明为目的，并未依照原尺寸作图，实际上各种特征的尺寸可任意地增加或减少以便于说明。下述说明中相同元件将以相同的符号标示来进行说明以便于理解。此外，在本文中所使用的用词“包含”、“包括”、“具有”、“含有”等等，均为开放性的用语，即意指“包含但不限于”。此外，本文中所使用的“及/或”，包含相关列举项目中一或多个项目的任意一个以及其所有组合。于本文中，当一元件被称为“连接”或“耦接”时，可指“电性连接”或“电性耦接”。“连接”或“耦接”亦可用以表示二或多个元件间相互搭配操作或互动。此外，虽然本文中使用“第一”、“第二”、…等用语描述不同元件，该用语仅是用以区别以相同技术用语描述的元件或操作。请参阅图1，其为根据本专利技术一实施例所绘示的非挥发性记忆体装置100的示意图。如图1所示，非挥发性记忆装置100，其包含多个非挥发性记忆单元(Non-VolatileMemory Cell)，每一非挥发性记忆单元用以储存一个位的数据。于图1中示意性地绘示了六个非挥发性记忆单元MCll、MC12、MC13、MC2UMC22以及MC23，但本专利技术并不以此为限。实际应用中，非挥发性记忆体装置100可包含许多个非挥发性记忆单元，举例来说，一个百万位组(Megabyte)的非挥发性记忆体装置100中便包含了 223个(8*1024*1024)非挥发性记忆单元，图示中为说明上方便绘示出其中六个非挥发性记忆单元。值得注意的是，记忆单元组的数量以及各级记忆单元组所对应到的字符线数量、记忆单元数量皆可依实际需求进行调整，图1中所绘示的仅为示例，并非用以限制本专利技术。另，本专利技术所述的非挥发性记忆单元包含相变化记忆元件(PCM)、磁阻性记忆元件(MRAM)、电阻式记忆元件(RRAM)、铁电式记忆元件(FRAM)或其他具相等性的记忆元件。每一非挥发性记忆单元MCll?MC23分别耦接至与其相对应的字符线WLll?WL12、参考电位线WL21?WL22、设置控制线WL31?本文档来自技高网...

【技术保护点】
一种非挥发性记忆装置，其特征在于，包含：多个非挥发性记忆单元，每一所述非挥发性记忆单元用以储存一个位的数据，每一所述非挥发性记忆单元分别耦接至一位线、一反位线以及一字符线，并且每一所述非挥发性记忆单元各自包含：一第一开关，该第一开关的控制端耦接至该字符线；一第一忆阻器，经设定而具有一第一阻值；一第二开关，该第二开关的控制端耦接至该字符线；一第二忆阻器，经设定而具有一第二阻值，其中该第一开关、该第一忆阻器、该第二开关以及该第二忆阻器以一交替方式串连于该位线与该反位线之间；以及一第三开关，用以对该第一忆阻器设定该第一阻值，及对该第二忆阻器设定该第二阻值。

【技术特征摘要】

【专利技术属性】
技术研发人员：张家璜，吴瑞仁，黄圣财，简汎宇，
申请(专利权)人：宁波时代全芯科技有限公司，英属维京群岛商时代全芯科技有限公司，
类型：发明
国别省市：浙江;33