用于可编程电路的缓存调试系统技术方案

本发明专利技术涉及用于可编程电路的缓存调试系统。提供一种具有片上系统电路系统的集成电路，该片上系统电路系统包括片上系统互连件和微处理器单元子系统。子系统可包括执行存储器中存储的指令的微处理器核。缓存可用于为微处理器核缓存数据。存储器一致性控制单元可用于在微处理器单元子系统操作期间保持存储器一致性。存储器一致性控制单元可通过总线耦合到片上系统互连件。可在总线中插入命令转换器。命令转换器可具有与互连件通信的从接口和与存储器一致性控制单元通信的主接口。集成电路可具有可编程电路系统，其被编程以实现耦合到互连件的调试主机。在调试操作期间，命令转换器可转换来自调试主机的命令。

【技术实现步骤摘要】
用于可编程电路的缓存调试系统本申请要求于2013年7月25日提交的美国专利申请号13/951，104的优先权，通过引用将其全部内容并入本文。
本专利技术涉及调试集成电路(例如具有硬连接电路系统如片上系统电路系统的可编程集成电路)的操作。
技术介绍
可编程集成电路，例如现场可编程门阵列(FPGA)，包含能够由用户编程以执行定制功能的逻辑电路系统。片上系统(SOC)集成电路包括微处理器电路系统、存储器、互连总线和外围设备。一些集成电路包括基于在许多现场可编程门阵列电路中建立的可编程逻辑电路系统类型的第一部分，以及基于硬连接片上系统电路系统的第二部分。这些集成电路(其有时被称为片上系统现场可编程门阵列(S0CFPGA))由于可编程电路系统的存在而表现出灵活性以及由于硬连接片上系统电路系统的存在而表现出巨大的处理能力。 一些片上系统集成电路的调试方案是侵入式的，并且要求中断处理电路系统。虽然现有的非侵入式调试方案不要求在调试期间中断处理电路系统，但仅允许存取有限的性能监控信息和指令跟踪。 因此，期望能够在具有处理器和存储器的集成电路上执行改进的调试操作。
技术实现思路
可提供具有片上系统电路系统的集成电路，该片上系统电路系统包括片上系统互连件和微处理器单元子系统。微处理器单元子系统还可包括一级缓存、二级缓存、存储器管理单元、存储器一致性控制单元和执行存储器中存储的指令的微处理器核。 缓存可用于为微处理器核缓存数据。存储器一致性控制单元可用于在微处理器单元子系统的操作期间保持存储器一致性。 存储器一致性控制单元可通过总线耦合到片上系统互连件。命令转换器可在总线中插入。命令转换器可具有与互连件通信的从接口和与存储器一致性控制单元中的从接口通信的主接口。 集成电路可为片上系统现场可编程门阵列或包括可编程电路系统的其它集成电路。可编程电路系统可包括互连可编程逻辑区域的可编程互连件。可编程电路系统可通过从外部设备(例如程序员或配置集成电路)将配置数据加载到可编程逻辑区域中的存储器兀件被编程。 可对可编程电路系统进行编程以实现调试主机(debug master,调试主机/调试主接口)。调试主机可使用总线耦合到外部调试工具。用户可使用调试工具提供指令给调试主机，以执行所需的调试操作。响应所述指令，调试主机可以发布命令。可通过片上系统互连件将命令提供给命令转换器中的从接口。命令转换器可以转换在从接口上接收的命令，并且可以使用命令转换器中的主接口将相应的转换命令提供给存储器一致性控制单元。 本专利技术进一步特征、性质和各种优点从附图及以下优选实施例的详细描述中将更加明显。 【附图说明】 图1是根据本专利技术的一个实施例的基于具有硬连接片上系统电路系统的集成电路(如可编程集成电路)的说明性调试系统的示图，其中，硬连接片上系统电路系统可提供有编程的和硬连接的调试主机和其他资源用于支持调试操作。 图2是根据本专利技术的一个实施例，使用图1的系统执行调试操作所涉及的说明性步骤的流程图。 图3是根据本专利技术的一个实施例，使用图1的系统执行一致性调试操作所涉及的说明性步骤的流程图。 图4是根据本专利技术的实施例，使用图1的系统以在不中断处理电路系统或修改应用程序代码的情况下，通过执行对缓存的后门存取来执行调试所涉及的说明性步骤的流程图。 【具体实施方式】 一种示例性系统类型可用于执行调试操作，如图1的系统10所示。如图1所示，受测集成电路(例如集成电路10)可耦合到外部设备(例如调试工具4和编程设备6)。编程设备6可用于对集成电路10进行编程，以执行所期望的定制逻辑功能。调试工具4可用于在集成电路10上执行测试。 作为一个示例，集成电路10可为具有可编程逻辑类型的可编程集成电路，其有时被称为片上系统现场可编程门阵列(S0CFPGA)，或可以是具有可编程电路系统30的其它可编程器件。可编程电路系统30可包括输入/输出电路系统12，用于驱动信号离开器件10并用于经由输入/输出引脚14从其它器件接收信号。互连资源16(如全局和局部垂直和水平导线和总线)可用于在器件10上路由信号。互连资源16可包括导线和在各导线之间的可编程连接，因此有时可被称为可编程互连件16。 可编程电路系统30可包括可编程逻辑块，例如可编程逻辑区域18。可编程逻辑区域18可包括组合和时序逻辑电路系统，并且可经配置以执行定制逻辑功能。可编程互连件16可包含可编程电路系统，因此可被认为是一种可编程逻辑类型。 集成电路10中的每个可编程逻辑块18可包含可编程存储器元件20。能够使用引脚14和输入/输出电路系统12向存储器元件20加载配置数据(也称为编程数据)。能够从外部资源(例如配置集成电路即，本身已经加载有来自程序员的配置数据的配置集成电路)加载配置数据，或从其它外部编程设备(例如基于在计算机或其它计算设备上运行的编程软件的编程工具)加载配置数据。用于提供配置数据给器件10的外部编程设备在图1中被为编程设备6。 一旦加载有配置数据，集成电路10的可编程电路系统30中的存储器元件的每个提供相应的静态控制输出信号，其控制可编程逻辑18中的相关逻辑部件的状态。存储器元件20可使用任何适合的易失性和/或非易失性存储器结构，例如随机存取存储器(RAM)单元、熔断器、反熔丝、可编程只读存储器存储单元、掩模编程和激光编程结构等。因为在编程期间存储器元件20加载有配置数据，因此存储器元件20有时被称为配置存储器或配置RAM0 如果需要，可编程电路系统30可提供有内部存储器(例如存储器块24)以用于存储可编程逻辑18中实现的定制电路产生和使用的数据。专用电路(有时称为硬连接电路)也可包括在可编程电路系统30中。例如，数字信号处理电路可合并到可编程电路系统30中。 除了使用可编程电路系统30的资源为用户实现所期望的定制逻辑电路之外，也可使用来自编程设备6的配置数据对可编程电路系统30进行编程，以实现测试相关的电路，例如调试主机40。 集成电路10可包含硬连接电路系统32。存储器接口电路系统可用于在集成电路10和外部存储器42 (例如，随机存取存储器)之间提供接口。电路系统32还可包括内部随机存取存储器44。高速缓冲存储器46 (例如一级(LI)和二级(L2)高速缓冲存储器)可用于为存储器44和/或42缓存数据。 集成电路10可为片上系统现场可编程门阵列，其中可编程电路系统30用作现场可编程门阵列块，并且其中电路系统32用作片上系统块。可编程电路系统30的存在允许定制集成电路10，以产生多种多样的不同的逻辑设计。片上系统电路系统32的存在允许采用硬连接电路处理非常适合硬连接电路的任务，例如视频处理、微处理器应用、通信(例如，使用通用异步收发器(UART))和磁盘驱动器控制功能等。 硬连接电路系统32可包括用于支持调试操作的硬连接电路，例如调试主机48。硬连接调试主机48和/或调试主机40 (其在可编程电路系统30的可编程逻辑构造中实现)可通过路径(如路径50)与调试工具4通信。路径50可为联合测试行动组(JTAG)路径或其它适合的通信路径。 硬连接电路32可包括互连件，例如互连件52 (有时被称为片上系统互连件)。调试主机48可本文档来自技高网...

【技术保护点】
一种可操作以与外部调试工具接口的集成电路，利用所述外部调试工具，用户提供调试命令，所述集成电路包括：可编程电路系统；由所述可编程电路系统的一部分实现的调试主机，其中所述调试主机耦合到所述调试工具以接收来自所述调试工具的命令；片上系统互连件，其耦合到所述调试主机；微处理器子系统，其具有处理电路系统、缓存和存储器一致性控制单元，其中所述微处理器子系统利用总线耦合到所述片上系统互连件；和命令转换器，其插入在所述总线中，其中所述命令转换器转换从所述调试主机接收到的命令，并通过所述总线将相应的转换命令提供给所述存储器一致性控制单元。

【技术特征摘要】
2013.07.25 US 13/951,1041.一种可操作以与外部调试工具接口的集成电路，利用所述外部调试工具，用户提供调试命令,所述集成电路包括: 可编程电路系统； 由所述可编程电路系统的一部分实现的调试主机，其中所述调试主机耦合到所述调试工具以接收来自所述调试工具的命令； 片上系统互连件，其耦合到所述调试主机； 微处理器子系统，其具有处理电路系统、缓存和存储器一致性控制单元，其中所述微处理器子系统利用总线耦合到所述片上系统互连件；和 命令转换器，其插入在所述总线中，其中所述命令转换器转换从所述调试主机接收到的命令，并通过所述总线将相应的转换命令提供给所述存储器一致性控制单元。2.根据权利要求1所述的集成电路，其中所述可编程电路系统包括: 可编程互连件；和 可编程逻辑阵列区域，其通过所述可编程互连件耦合并包括加载有配置数据的存储器元件。3.根据权利要求2所述的集成电路，进一步包括片上系统电路系统，在其中，形成有所述片上系统互连件、所述微处理器子系统和所述命令转换器。4.根据权利要求3所述的集成电路，进一步包括在所述调试主机和所述调试工具之间耦合的联合测试行动组路径，其中所述调试主机经配置以接收来自所述调试工具的指令，所述指令命令所述调试主机发布存储器存取命令。5.根据权利要求4所述的集成电路，其中所述命令转换器包括: 命令转换器从接口，其耦合到所述片上系统互连件以接收来自所述调试主机的所述存储器存取命令；和 命令转换器主接口，其耦合到所述存储器一致性控制单元，其中所述命令转换器经配置以转换所述存储器存取命令，并且经配置以利用所述命令转换器主接口将所转换的存储器存取命令提供给所述存储器一致性控制单元。6.根据权利要求5所述的集成电路，其中所述存储器元件经配置以接收来自外部编程设备的所述配置数据。7.根据权利要求5所述的集成电路，其中所述片上系统电路系统包括耦合到所述片上系统互连件的外围设备。8.根据权利要求7所述的集成电路，其中所述外围设备包括选自包括下列设备的组的外围设备=UART电路系统、图形处理单元、视频加速器、调制解调器、显示控制器和硬盘驱动器控制器。9.一种调试具有可编程电路系统和片上系统电路系统的集成电路的方法，其包括: 对所述可编程电路系统进行编程以在所述可编程电路系统中实现调试主机； 使用所述调试主机发布命令； 通过所述片上系统电路系统中的片上系统互连件将来自所述调试主机的所述命令提供给...

【专利技术属性】
技术研发人员：M·雷格尤纳斯，S·海丁格，
申请(专利权)人：阿尔特拉公司，
类型：发明
国别省市：美国;US