一种基于忆阻器的三维结构存储器制造技术

本发明专利技术涉及存储器技术领域，公开了一种基于忆阻器的三维结构存储器，包括存储器基体、控制电路和地址缓冲装置，所述控制电路设置于存储器基体内，所述地址缓冲装置与控制电路电性连接，还包括地址译码装置及与地址译码装置电性连接的阵列存储装置，所述地址译码装置与地址缓冲装置电性连接，所述阵列存储装置还连接有放大电路，所述放大电路连接有输出缓冲器；本三维结构存储器采用忆阻器作为存储介质，利用忆阻器的堆栈特性，实现大容量的存储，而且，由于忆阻器的能耗低，使整体的存储器能耗大幅下降，本存储器还具有结构简单的优点。

【技术实现步骤摘要】

本专利技术涉及存储器结构
，尤其涉及一种基于忆阻器的三维结构存储器。
技术介绍
摩尔定律表明半导体芯片上集成的晶体管的数量每18个月会翻一番。但是，随着单位面积上集成的晶体管数目越来越多，晶体管的尺寸越来越小，接近物理极限，另外，集成数量越多的晶体管，其发热量越大，易导致芯片无法正常工作，这些问题使得摩尔定律面临着巨大的挑战。越来越多科学家认为，随着更多集成数量的晶体管，见证半导体工业长达半个世纪的“摩尔定律”将迎来物理极限的大考验。因此采用传统COMS器件作为存储器逻辑单元并采用交叉杆阵列设计的存储器在进一步大幅提高存储容量上将受到极大的限制，有鉴于此，专利技术人提出了一种基于忆阻器的三维结构存储器。
技术实现思路
本专利技术的目的在于针对现有技术的不足，提供一种基于忆阻器的三维结构存储器，它具有结构简单、存储容量大和能耗低的优点。为实现上述目的，本专利技术的一种基于忆阻器的三维结构存储器，包括存储器基体、控制电路和地址缓冲装置，所述控制电路设置于存储器基体内，所述地址缓冲装置与控制电路电性连接，还包括地址译码装置及与地址译码装置电性连接的阵列存储装置，所述地址译码装置与地址缓冲装置电性连接，所述阵列存储装置还连接有放大电路，所述放大电路连接有输出缓冲器。进一步的，所述阵列存储装置包括若干个三维存储片，所述若干个三维存储片以矩阵串连或并联，所述三维存储片包括若干个忆阻器存储单元，若干个忆阻器存储单元以三维堆栈架构。进一步的，所述忆阻器存储单元的尺寸为30nm x 30nm。进一步的，所述地址缓冲装置包括X向地址缓冲器、Y向地址缓冲器和Z向地址缓冲器，所述X向地址缓冲器、Y向地址缓冲器和Z向地址缓冲器分别与控制电路电性连接。优选的是，所述地址译码装置包括X向译码器、Y向译码器和Z向译码器，所述X向译码器与X向地址缓冲器电性连接，所述Y向译码器与Y向地址缓冲器电性连接，所述Z向译码器与Z向地址缓冲器电性连接，X向译码器、Y向译码器和Z向译码器分别与控制电路电性连接。进一步的，所述忆阻器存储单元包括从上至下依次设置的上电极、存储介质层、下电极和用于引导出下电极的下电极引导层。优选的是，所述存储介质层包括从上至下依次叠加的N型半导体层和P型半导体层，所述N型半导体层通过金属Pt纳米线与上电极电连接，所述P型半导体层通过金属Pt纳米线与下电极电连接。进一步的，所述N型半导体层、P型半导体层分别可为Ag、T1、Cu、Ta、W、Pt、Au、TiW和氧化石墨烯中的任意一种材料制成。优选的是，所述N型半导体层、P型半导体层的厚度为60~300nm之间。本专利技术的有益效果:与现有技术相比，本专利技术的一种基于忆阻器的三维结构存储器，包括存储器基体、控制电路和地址缓冲装置，所述控制电路设置于存储器基体内，所述地址缓冲装置与控制电路电性连接，还包括地址译码装置及与地址译码装置电性连接的阵列存储装置，所述地址译码装置与地址缓冲装置电性连接，所述阵列存储装置还连接有放大电路，所述放大电路连接有输出缓冲器；本三维结构存储器采用忆阻器作为存储介质，利用忆阻器的堆栈特性，实现大容量的存储，而且，由于忆阻器的能耗低，使整体的存储器能耗大幅下降，本存储器还具有结构简单的优点。【附图说明】图1为本专利技术的结构示意图。图2为本专利技术的忆阻器的反应机理示意图之一。图3为本专利技术的忆阻器的反应机理示意图之二。图4为本专利技术的忆阻器的电流电压(IV)曲线示意图。附图标记包括: 上电极一 1，存储介质层一2，下电极一3，下电极引导层一4.。【具体实施方式】下面结合附图对本专利技术进行详细的说明。参见图1至图4，一种基于忆阻器的三维结构存储器，包括存储器基体、控制电路和地址缓冲装置，所述控制电路设置于存储器基体内，所述地址缓冲装置与控制电路电性连接，还包括地址译码装置及与地址译码装置电性连接的阵列存储装置，所述地址译码装置与地址缓冲装置电性连接，所述阵列存储装置还连接有放大电路，所述放大电路连接有输出缓冲器；本存储器的工作原理是:数据输入至地址缓冲装置，在控制电路的控制下，地址缓冲装置对数据的传输速度进行转换，然后通过地址译码装置对数据进行译码，数据译码后由控制电路将数据传送给阵列存储装置进行存储；当需要读取存储的数据时，控制电路发出读取指令，地址译码装置根据指令进行寻址，然后将阵列存储装置中对应存储的数据取出，数据传输至放大电路，最后输出至输出缓冲器由相应的端口输出即可。由于本三维结构存储器采用忆阻器作为存储介质，利用忆阻器的堆栈特性，实现大容量的存储，忆阻器能提供海量存储能力，对于半节距为1nm的忆阻器设备其存储容量可以高达llOGB/cm2，而且，由于忆阻器的能耗低，单位能耗值lpj/bit以下，使整体的存储器能耗大幅下降，本存储器还具有结构简单的优点。 在本技术方案中，所述阵列存储装置包括若干个三维存储片，所述若干个三维存储片以矩阵串连或并联，所述三维存储片包括若干个忆阻器存储单元，若干个忆阻器存储单元以三维堆栈架构。也就是说将若干个忆阻器以三维架构堆栈，这样，当数据写入时，数据以三维的方式存储至三维存储片；如当前的三维存储片数据存满后，在控制电路的作用下，数据继续写入至另一三维存储片中。现有的晶体管最新制程工艺在45nm x 45nm，而在本技术方案中，所述忆阻器存储单元的尺寸为30nm X 30nm ;该尺寸为平面长宽尺寸，这种忆阻器存储单元相对于晶体管来说具有更尚的集成度。进一步的说，所述地址缓冲装置包括X向地址缓冲器、Y向地址缓冲器和Z向地址缓冲器，所述X向地址缓冲器、Y向地址缓冲器和Z当前第1页1 2 本文档来自技高网...

【技术保护点】
一种基于忆阻器的三维结构存储器，包括存储器基体、控制电路和地址缓冲装置，所述控制电路设置于存储器基体内，所述地址缓冲装置与控制电路电性连接，其特征在于：还包括地址译码装置及与地址译码装置电性连接的阵列存储装置，所述地址译码装置与地址缓冲装置电性连接，所述阵列存储装置还连接有放大电路，所述放大电路连接有输出缓冲器。

【技术特征摘要】

【专利技术属性】
技术研发人员：莫夫，谭志平，
申请(专利权)人：广东科技学院，
类型：发明
国别省市：广东;44