多位元三维掩膜编程存储器制造技术

本发明专利技术提供一种多位元（largebit-per-cell）三维掩膜编程存储器（3D-MPROMB），其每个存储元能存储多位（如4位）信息。3D-MPROMB通过在存储元中增加电阻膜和/或电阻元素来增大存储元伏－安曲线可调节的范围。

【技术实现步骤摘要】
本申请是申请号为201010194950.4、申请日为2010年5月24日、专利技术名称为“多位元三维掩膜编程存储器”的专利技术专利申请的分案申请。
本专利技术涉及集成电路领域，更确切地说，涉及掩膜编程存储器。
技术介绍
掩膜编程存储器（mask-programmable read-only memory，简称为mask-ROM）是指在生产过程中，尤其是光刻工艺中录入数据的存储器。三维掩膜编程存储器（three-dimensional mask-programmable memory，简称为3D-MPROM）是一种含有多个相互叠置掩膜编程存储层的mask-ROM。与其它mask-ROM相比，3D-MPROM具有极大的容量和极低的成本。中国专利“三维只读存储器及其制造方法”（专利号：ZL98119572.5）提出了多种3D-MPROM。图1描述了一种典型3D-MPROM。它含有一个半导体衬底0s和一个3D-MPROM堆0。半导体衬底0s里的晶体管构成3D-MPROM的周边电路。3D-MPROM堆0堆叠在衬底0s上。在这个例子中，3D-MPROM堆0含有两个存储层100、200，存储层200叠置在存储层100上。每个存储层（如100）上含有多条地址线（如20a、20b、30a…）和多个3D-MPROM存储元（简称为3D-MPROM元）（如1aa、1ab…）。接触通道孔（如30av、30av’）将存储层（如100、200）和衬底0s耦合。以往技术中，大多数3D-MPROM采用二进制，即3D-MPROM元具有两种状态?1’和?0’：处于状态?1’的存储元（?1’存储元）能导通电流，而处于状态?0’的存储元（?0’存储元）则不能。每个二进制3D-MPROM元可以存储1位信息。如图2A所示，?1’存储元1aa含有一条高地址线20a、一层ROM膜3a和一条低地址线30a。ROM膜3a含有准导通膜5。该准导通膜5具有非线性电阻特性，它在一个方向上的导电性好于另一方向。准导通膜5一般采用二极管。这里，它是一个p-i-n二极管，并含有p膜12、i膜14和n膜16。准导通膜5也可以是其它二极管，如pn二极管、肖特基二极管等。由于在绝缘介质11中含有通道孔18，当在高地址线20a上加读电压时，在低地址线30a上能测到读电流。这对应于状态?1’。如图2B所示，?0’存储元1ba含有一条高地址线20b、一层ROM膜3b和一条低地址线30a。ROM膜3b含有绝缘介质膜11。由于在绝缘介质11中不含有通道孔，当在高地址线20b上加读电压时，在低地址线30a上不能测到读电流。这对应于状态?0’。除二进制外，3D-MPROM也可以采用N（N为正整数且N>2）进制，即3D-MPROM元具有N种状态，处于不同状态的存储元具有不同的伏－安特性。每个N进制3D-MPROM元可以存储b位信息。这里，b＝log2(N)；b可以是整数，也可以是非整数。中国专利申请“N进制掩膜编程存储器”（专利申请号：200610100860.8）描述了多种N进制3D-MPROM，包括结形状型N进制3D-MPROM和结特性型N进制3D-MPROM。在结形状型N进制3D-MPROM中，不同状态的存储元具有不同的结构，如不同的结形状。如图2C所示，一个结形状型存储元1ca含有一条高地址线20c、一层ROM膜3c和一条低地址线30a。ROM膜3c含有一层绝缘介质11、一个部分通道孔18’和一层准导通膜5。与图2A相比，部分通道孔18’只能将高地址线20c和准导通膜5部分耦合。相应地，存储元1ca与存储元1aa具有不同的伏－安特性。在结特性型N进制3D-MPROM中，不同状态的存储元具有不同的结特性，如不同的掺杂浓度。如图2D所示，一个结特性型存储元1da含有一条高地址线20d、一层ROM膜3d和一条低地址线30a。ROM膜3d与存储元1aa中的ROM膜3a（图2A）具有类似的结构，它们均含有p-i-n二极管。但是，ROM膜3d的二极管5’与ROM膜3a的二极管5具有不同的掺杂浓度。这可以通过光刻和离子注入来实现。相应地，存储元1da与存储元1aa具有不同的伏－安特性。本分明进一步改进了上述专利申请的实施方法，以便在更大的范围（如~4.5V或更大）内调节存储元的伏－安曲线，从而实现多位元（如4位元）。在本说明书中，b位元（b-bit-per-cell）是指每个存储元能存储b位信息，如4位元存储器中每个存储元能存储4位信息。相应地，本分明提出一种多位元三维掩膜编程存储器（large bit-per-cell 3D-MPROM，简称为3D-MPROMB）。
技术实现思路
本专利技术的主要目的是提供一种具有超大容量的三维掩膜编程存储器。本专利技术的另一目的是提供一种具有超低成本的三维掩膜编程存储器。本专利技术的另一目的是提供一种每个存储元可以存储多位（如4位或更多）信息的三维掩膜编程存储器。根据这些以及别的目的，本专利技术提供一种多位元三维掩膜编程存储器（3D-MPROMB），其每个存储元能存储多位（如4位）信息。3D-MPROMB通过在存储元中增加电阻膜和/或电阻元素来增大存储元伏－安曲线可调节的范围。相应地，3D-MPROMB可以分为含有电阻膜的3D-MPROMB（3D-MPROMB with resistive layer，简称为3D-MPROMRL）和含有电阻元素的3D-MPROMB（3D-MPROMB with resistive element，简称为3D-MPROMRE）。本专利技术的3D-MPROMB包括：一个含有晶体管的半导体衬底；多个叠置在衬底并与衬底耦合的掩膜编程存储层，每个存储层含有包括第一存储元和第二存储元的多个掩膜编程存储元，每个存储元含有准导通膜，该准导通膜在一个方向上的导电性好于另一方向，所述多个存储元具有N（N>2）种状态，不同状态下的存储元具有不同的伏－安特性；所述第一存储元的阈值电压在所有状态中最小；所述第二存储元的阈值电压大于所述第一存储元，所述第二存储元比所述第一存储元至少多含有一层电阻膜。本专利技术的3D-MPROMB还包括：一个含有晶体管的半导体衬底；多个叠置在衬底并与衬底耦合的掩膜编程存储层，每个存储层含有包括第一存储元和第二存储元的多个掩膜编程存储元，每个存储元含有准导通膜，该准导通膜在一个方向上的导电性好于另一方向，所述多个存储元具有N（N>2）种状态，不同状态下的存储元具有不同的伏－安特性；所述第一存储元的阈值电压在所有状态中最小；所述第二存储元的阈值电压大于所述第一存储元，所述第二存储元的准导通膜比所述第一存储元的准导通膜含有更高的电阻元素浓度。附图说明图1是表示一种3D-MPROM的断面图。图2A－图2D是表示以往技术中?1’ 3D-MPROM元、?0’ 3D-MPROM元、结形状型N进制3D-MPROM元、结特性型N进制3D-MPROM元的断面图。图3表示一种4位元3D-MPROMB（b=4，N=16）中16种状态的伏－安特性。图4A－图4本文档来自技高网...

【技术保护点】
一种多位元三维掩膜编程存储器，其特征在于含有：一个含有晶体管的半导体衬底；多个叠置在衬底并与衬底耦合的掩膜编程存储层，每个存储层含有包括第一存储元和第二存储元的多个掩膜编程存储元，每个存储元含有准导通膜，该准导通膜在一个方向上的导电性好于另一方向，所述多个存储元具有N种状态，其中N>2；不同状态下的存储元具有不同的伏－安特性；所述第一存储元的阈值电压在所有状态中最小；所述第二存储元的阈值电压大于所述第一存储元，所述第二存储元的准导通膜比所述第一存储元的准导通膜含有更高的电阻元素浓度。

【技术特征摘要】
1.一种多位元三维掩膜编程存储器，其特征在于含有：
一个含有晶体管的半导体衬底；
多个叠置在衬底并与衬底耦合的掩膜编程存储层，每个存储层含有包括第一存储元和第二存储元的多个掩膜编程存储元，每个存储元含有准导通膜，该准导通膜在一个方向上的导电性好于另一方向，所述多个存储元具有N种状态，其中N>2；不同状态下的存储元具有不同的伏－安特性；
所述第一存储元的阈值电压在所有状态中最小；所述第二存储元的阈值电压大于所述第一存储元，所述第二存储元的准导通膜比所述第一存储元的准导通膜含有更高的电阻元素浓度。
2.根据权利要求1所述的多位元三维掩膜编程存储器，其特征还在于：所述电阻元素能增加所述第一存储元中准导通膜半导体材料的电阻率。
3.根据权利要求1所述的多位元三维掩膜编程存储器，其特征还在于：所述电阻元素能增加所述第一存储元中准导通膜半导体材料...

【专利技术属性】
技术研发人员：张国飙，
申请(专利权)人：杭州海存信息技术有限公司，
类型：发明
国别省市：浙江;33