本发明专利技术提供一种OTP存储器，包括：具有第一掺杂类型的第一半导体层；第一半导体层上的具有第二掺杂类型的第二半导体层；第二半导体层上的栅氧化层；栅氧化层上的栅电极；其中，栅电极电连接字线，第一半导体层电连接位线。相比基于MOS器件的存储器件，击穿仅发生在栅氧化层，在编程之后读操作的电流分布范围更窄，器件的稳定性和良率更好。此外，其制造工艺更为简单，便于随着工艺尺寸的缩小而缩小，易于与其它工艺集成。
【技术实现步骤摘要】
本专利技术涉及半导体存储器件领域，特别涉及一种OTP存储器、存储阵列及制造方法。
技术介绍
OTP (One Time Programmable)存储器件是非挥发性存储器的一种,适合程序应用不变的场合。而基于反熔丝结构的OTP存储器具有稳定性高、编程容易并与CMOS工艺兼容等特点，广泛应用于模拟电路微调、密钥、芯片存储、冗余设计和RFID等领域。目前，大部分的反熔丝结构的OTP存储器是基于MOS电容的存储器结构，如图1所示，存储单元由厚栅氧的高压选择管I1和薄栅氧的低压存储管120组成，其中，高压选择管110为开关元件，低压选择管120为存储元件。在编程时，WL和BL之间施加高电压，低压存储管120首先击穿，即编程后低压存储管的栅极和漏极导通。在读操作时，WL和BL之间施加工作电压，被编程的存储单元的高压选择管开启，即在WL和BL之间有电流，没有被编程的存储单元不会有电流，从而，实现存储状态的识别。然而，这种结构的存储器的低压存储管的击穿区域具有一定的随机性，击穿点可能位于沟道、LDD区域或Halo过渡区，这样，导致读操作时电流分布范围较广，影响器件的稳定性和良率。
技术实现思路
本专利技术旨在为上述问题提供一种可行的解决方案，提供一种OTP存储器、存储阵列及制造方法，击穿区域单一，编程后读电流分布范围窄。本专利技术提供了一种OTP存储器，包括:具有第一掺杂类型的第一半导体层；第一半导体层上的具有第二掺杂类型的第二半导体层；第二半导体层上的栅氧化层；栅氧化层上的栅电极；其中，栅电极电连接字线，第一半导体层电连接位线。可选地，所述栅氧化层的厚度小于或等于5um。可选地，所述第一半导体层为位线。可选地，所述栅电极为字线。进一步地，本专利技术还提供了由上述存储器组成的存储器阵列。此外，本专利技术还提供了 OTP存储器的制造方法，包括:提供半导体衬底；在所述衬底上形成具有第一掺杂类型的第一半导体层；在第一半导体层上形成具有第二掺杂类型的第二半导体层；在第二半导体层上形成栅氧化层； 在栅氧化层上形成栅电极；其中，栅电极电连接字线，第一半导体层电连接位线。可选地，该方法具体包括步骤:进行离子注入，在所述衬底内形成具有第一类型的第一半导体层；在所述第一掺杂区上外延生长具有第二类型的第二半导体层；进行掩膜，依次刻蚀第二半导体层、第一半导体层以及衬底，以形成沟槽，刻蚀后的第一半导体层为位线；填充沟槽以形成隔离；淀积栅氧化层以及栅电极；进行掩膜，刻蚀栅电极、栅氧化层、第二半导体层和隔离，直至暴露第一半导体层，刻蚀后的栅电极为字线。在暴露第一半导体层后，继续刻蚀部分厚度的第一半导体层。可选地，所述栅氧化层的厚度小于或等于5um。本专利技术实施例提供的OTP存储器、存储阵列及制造方法，相比基于MOS器件的存储器件，击穿仅发生在栅氧化层，在编程之后读操作的电流分布范围更窄，器件的稳定性和良率更好。此外，其制造工艺更为简单，便于随着工艺尺寸的缩小而缩小，易于与其它工艺集成。【附图说明】本专利技术上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中:图1示出了现有技术中基于MOS电容的OTP存储器单元的等效电路示意图；图2示出了根据本专利技术实施例的OTP存储器的结构示意图；图3示出了根据本专利技术的OTP存储器单元的等效电路示意图；图4示出了根据本专利技术实施例的OTP存储器阵列的等效电路示意图；图5-9示出了根据本专利技术实施例的方法形成OTP存储器的各个阶段的截面示意图。【具体实施方式】下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能解释为对本专利技术的限制。本专利技术提供了一种OTP存储器件，参考图2所示，包括:具有第一掺杂类型的第一半导体层210 ；第一半导体层210上的具有第二掺杂类型的第二半导体层220 ；第二半导体层220上的栅氧化层230 ；栅氧化层230上的栅电极240 ；其中，栅电极240电连接字线，第一半导体层210电连接位线。本专利技术提供的OTP存储器件为反熔丝存储器，在本专利技术中，如图3所示，为本专利技术的OTP存储器单元的等效电路示意图，第一半导体层和第二半导体层具有不同的掺杂类型，构成了 PN结二极管320，作为本专利技术OTP存储器单元的开关选择管，栅电极、栅氧化层以及第一半导体层构成了电容310，作为本专利技术OTP存储器单元的存储管。对于本专利技术的OTP存储器单元，在编程时，在所需编程的存储单元的WL (字线)上偏置高压Vpp、在BL (位线)上偏置低压，该低压通常为0V，也即在栅电极与第一半导体层两端偏置高压，由于栅氧化层两端偏置了高电压，这样，在一段时间后栅氧化层发生击穿。在读操作时，在WL (字线)上二极管的工作电压Vdd、在BL (位线)上偏置低压，该低压通常为0V，也即在栅电极与第一半导体层两端偏置二级管的工作电压，对于进行过编程的存储单元，由于氧化层发生了击穿，相当于在二极管的两端偏置工作电压Vdd，从而该单元内的PN结二极管导通，在BL上可以检测到电流，而对于未进行过编程的存储单元，该PN结并不导通,在BL上没有电流,从而,可以通过BL上的电流信号来确定存储单元的存储状态为“I”或 “O，，。本专利技术提供的OTP存储器，相比基于MOS器件的存储器件，击穿仅发生在栅氧化层，在编程之后读操作的电流分布范围更窄，器件的稳定性和良率更好。此外，其制造工艺更为简单，便于随着工艺尺寸的缩小而缩小，易于与其它工艺集成。利用本专利技术的OTP存储器组成存储器阵列，存储器单元的栅极电连接字线形成一行，存储器单元的第一半导体层电连接位线形成一列。如图4所示，为由本专利技术的OTP存储器单元组成的2x2存储器阵列，在对存储器单元410编程时，将WL(I)偏置高压Vpp、BL(l)偏置0V，其他无需编程的存储器单元的WL偏置0V、BL偏置Vpp ;在存储器单元410读操作时，将WL(I)工作电压Vdd、BL(I)接电流灵敏放大器，其他无需读操作的存储器单元的WL偏置0V、BL偏置Vdd或关断，从而实现存储阵列的编程和读操作。在本专利技术中，高压Vpp指使得当前第1页1 2 本文档来自技高网...
【技术保护点】
一种OTP存储器，其特征在于，包括：具有第一掺杂类型的第一半导体层；第一半导体层上的具有第二掺杂类型的第二半导体层；第二半导体层上的栅氧化层；栅氧化层上的栅电极。
【技术特征摘要】
【专利技术属性】
技术研发人员：李弦，钟汇才，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。