半导体器件及其制造方法技术

本发明专利技术提供一种半导体器件及其制造方法，该半导体器件的实施例包括板线，其连接到选自多个铁电电容器的铁电电容器，并且从顶电极上方覆盖所选择的铁电电容器和在所选择的铁电电容器之间的区域。该半导体器件甚至在当小型化铁电电容器时能够获得充足的极化电荷量。

【技术实现步骤摘要】

本专利技术涉及。
技术介绍
闪存、EEPROM(电可擦除可编程只读存储器)、铁电存储器及其他存储器是非易失存储器的示例。在闪存和EEPROM中，通过在浮栅极中存储电荷来存储数据。在铁电存储器中，通过使用铁电薄膜的极化反转来存储数据。比较来看，铁电存储器具有对诸如伽马射线、电子射线、中子射线等辐射线的抵抗力比闪存和EEPROM的高的优势。但是，传统的铁电存储器会有当小型化铁电电容器时不容易获得所需的极化电荷量的问题。专利文献1:日本特开专利公开No:03-256358。
技术实现思路
本专利技术的目的是提供一种，该半导体器件甚至在当小型化铁电电容器时能够获得充足的极化电荷量。根据本专利技术的方案，一种半导体器件，包括:多个铁电电容器，每个所述铁电电容器包括底电极、电容器绝缘膜和顶电极；多个开关元件，每个所述开关元件分别连接到所述铁电电容器中的一个；多个字线，每个所述多个字线导通和关断两个或更多所述开关元件；多个位线，每个所述位线连接到两个或更多所述开关元件；以及板线(plate line)，连接到选自所述多个铁电电容器的铁电电容器，并且从所述顶电极上方覆盖所选择的铁电电容器和在所选择的铁电电容器之间的区域。根据本专利技术的另一方案，一种制造半导体器件的方法，包括:形成多个铁电电容器，每个所述铁电电容器包括底电极、电容器绝缘膜和顶电极；形成多个开关元件，每个所述开关元件分别连接到所述铁电电容器中的一个；形成多个字线，每个所述多个字线导通和关断两个或更多开关元件；形成多个位线，每个所述位线连接到两个或更多所述开关元件；以及形成板线，所述板线连接到选自所述多个铁电电容器的铁电电容器，并且从所述顶电极上方覆盖所选择的铁电电容器和在所选择的铁电电容器之间的区域。【附图说明】图1是示出参考示例的极化电荷量的测量结果的示意图；图2A和图2B是分别示出根据第一实施例的半导体器件的结构的示意图；图3A是示出根据第二实施例的半导体器件结构的电路图；图3B是示出根据第二实施例的半导体器件结构的剖视图；图4A是示出场效应晶体管的结构的剖视图；图4B是示出铁电电容器的结构的剖视图；图5A至图5G是按照步骤的顺序示出用于制造根据第二实施例的半导体器件的方法的剖视示意图；图6A是示出导电堆叠结构的示例的剖视图；图6B是示出导电堆叠结构的另一示例的剖视图；图7是示出第二实施例的示例的结构的剖视图；图8是示出图7中所示出的示例的极化电荷量的测量结果的示意图；图9A至图9D是分别示出顶电极与板线之间的关系的示意图；图10是示出第一个实验的结果的示意图；图11是示出第二个实验的结果的示意图；图12是示出第三个实验的结果的示意图；以及图13是示出第二实施例的改型示例的结构的剖视图。【具体实施方式】本申请的专利技术人检测了在传统铁电存储器中，当小型化铁电电容器时，为什么不易获得所需的极化电荷量的原因。首先，检测了铁电电容器的尺寸与极化电荷量之间的关系。该检测中，在铁电电容器的平面形状被设定成边为0.7 μπι的正方形的情况下(第一参考示例)和在铁电电容器的平面形状被设定成边为0.87 μπι的正方形的情况下(第二参考示例)，测量各自的极化电荷量。第一参考示例和第二参考示例每个是具有模拟的传统结构的示例。在图1中示出测量的结果。在图1中的纵轴表示通过将用于运行配置有铁电电容器的铁电存储器所必需的极化电荷量转换成I而获得的值。如图1所示，尽管在第二参考示例中能够获得足够的极化电荷量，但是在较小的第一参考示例中不能获得足够的极化电荷量。如上所述，认识到由于小型化铁电电容器，极化电荷量会不足。进一步地，通过与铁电电容器的制造工艺和极化电荷量之间的关系相关的检测发现，与多层导线的形成之前相比，包括板线的多层导线的形成之后的极化电荷量降低。也就是，发现出现了制程(in-process)劣化。进一步地，还发现随着铁电电容器更小，这样的制程劣化更突出。为了抑制制程劣化，目前已采用如形成诸如氧化铝膜等保护膜以覆盖铁电电容器的措施，但是随着小型化铁电电容器，充分地抑制制程劣化变得困难。因此，本专利技术人进一步进行认真研宄，使得可以抑制制程劣化，最终得到了以下的实施例。在下文中，将参考附图具体地解释实施例。(第一实施例)首先，将解释第一实施例。图2A和图2B是分别示出根据第一实施例的半导体器件的结构的示意图。如图2A和图2B所示，在根据第一实施例的半导体器件中，设置多个铁电电容器101、多个开关元件102、多个字线103、多个位线104、和板线105。在每个铁电电容器101中设置底电极、电容器绝缘膜和顶电极。开关元件102中的每一个分别连接到一个铁电电容器101。字线103中的每一个导通和关断两个或更多开关元件102。位线104中的每一个连接到两个或更多开关元件102。板线105连接到选自多个铁电电容器101的部分或全部的铁电电容器101，并且从铁电电容器101的顶电极上方覆盖所选择的铁电电容器101和在所选择的铁电电容器101之间的区域。在所选择的铁电电容器101中包括连接到两个或更多开关元件102的铁电电容器101，所述两个或更多开关元件102由单独的字线103导通和关断，并且在所选择的铁电电容器101中包括连接到两个或更多开关元件102的铁电电容器101，所述两个或更多开关元件102连接到单独的位线104。因此，在俯视图中，连接到板线105的铁电电容器101和在铁电电容器101之间的区域在板线105的轮廓线(outline)之内。在第一实施例中，四个铁电电容器101对应于所选择的铁电电容器101。顺便提及的是，图2A示出板线105和板线105下面的结构，图2B示出板线105下面的结构。在第一实施例中，采用这样的结构，使得当形成铁电电容器101的顶电极之上的导电层和其它层时，可以显著地抑制铁电电容器101遭受的制程劣化。因此，甚至当小型化铁电电容器101时，可以获得足够的极化电荷量。(第二实施例)接下来，将描述第二实施例。第二实施例是铁电存储器的示例。图3A是示出根据第二实施例的半导体器件结构的电路图，图3B是示出根据第二实施例的半导体器件结构的剖视图。如图3B所示，在第二实施例中设置存储单元区域301和外围电路区域302。如图3A所示，在存储单元区301中设置多个铁电电容器201、多个开关元件202、多个字线203、多个位线204、和板线205。如图3B所示，在每个铁电电容器201中设置底电极246、电容器绝缘膜247和顶电极248。开关元件202中的每一个分别连接到铁电电容器201中的一个。字线203中的每一个导通和关断两个或更多开关元件202。位线204中的每一个连接到两个或更多开关元件202。板线205连接到选自多个铁电电容器201的铁电电容器201，并且从顶电极248上方覆盖所选择的铁电电容器201和在所选择的铁电电容器201之间的区域。在所选择的铁电电容器201中包括连接到两个或更多开关元件202的铁电电容器201，所述两个或更多开关元件202由单独的字线203导通和关断，并且在所选择的铁电电容器201中包括连接到两个或更多开关元件202的铁电电容器201，所述两个或更多开关元件202连接到单独的位线204。如图3B所示，在该半导体器件中包括在存储单本文档来自技高网...

【技术保护点】
一种半导体器件，包括：多个铁电电容器，每个所述铁电电容器包括底电极、电容器绝缘膜和顶电极；多个开关元件，每个所述开关元件分别连接到所述铁电电容器中的一个；多个字线，每个所述字线导通和关断两个或更多所述开关元件；多个位线，每个所述位线连接到两个或更多所述开关元件；以及板线，连接到选自所述多个铁电电容器的铁电电容器，并且从所述顶电极上方覆盖所选择的铁电电容器和在所选择的铁电电容器之间的区域。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：佐次田直也，
申请(专利权)人：富士通半导体股份有限公司，
类型：发明
国别省市：日本;JP