薄膜晶体管阵列面板制造技术

本发明专利技术提供了一种薄膜晶体管阵列面板，该薄膜晶体管阵列面板包括：基底；栅极线，在基底上，每条栅极线包括栅电极；半导体层，在基底上；蚀刻停止件，在半导体层上；数据布线层，在基底上，并且包括数据线、连接到数据线的源电极和漏电极；钝化层，覆盖源电极、漏电极和蚀刻停止件，其中，蚀刻停止件包括在源电极和漏电极之间的蚀刻防止部分，蚀刻防止部分和半导体层彼此叠置的叠置区域的上侧和下侧之间的最短距离A在平面图中通过直线来表示，半导体层的沟道部分的宽度比最短距离A大。

【技术实现步骤摘要】

本专利技术的实施例涉及一种薄膜晶体管阵列面板。
技术介绍
诸如液晶显示器（IXD)、有机发光二极管（OLED)显示器、电泳显示器和等离子体 显示器的平板显示器包括多对场产生电极和在场产生电极之间的电光活性层。IXD包括作 为电光活性层的液晶层，OLED显示器包括作为电光活性层的有机发射层。场产生电极中 (一对电极中）的一个通常连接到开关元件以接收电信号，电光活性层将电信号转换为光 信号以显示图像。 包括薄膜晶体管的显示面板可以包括在平板显示器中。许多层的电极、半导体等 在薄膜晶体管阵列面板上被图案化，在图案化工艺过程中通常使用掩模。 同时，半导体的组成或结构可以确定薄膜晶体管的特性。在这样的半导体中频繁 地使用非晶硅，但由于非晶硅中的低电荷迀移率而使得制造包括非晶硅的高性能薄膜晶 体管受到限制。此外，在使用多晶娃（polysilicon)(例如，多晶体娃（polycrystalline silicon))的情况下，由于多晶娃的尚电荷迁移率，容易制造尚性能薄I旲晶体管，但是由于 高成本和低均匀性而使得制造大尺寸薄膜晶体管阵列面板受到限制。 因此，已经对使用（利用）氧化物半导体的薄膜晶体管进行了研宄，该氧化物半导 体具有比非晶硅高的电子迀移率和高的电流通/断率（on/offrate)，并且具有比多晶硅 低的成本和高的均匀性。为了改善薄膜晶体管的电子迀移率，可以改变半导体的材料或者可以增大薄膜晶 体管的沟道宽度。 然而，薄膜晶体管的沟道宽度的增大导致整个薄膜晶体管的尺寸的增大，因此，在 显示装置的制造工艺过程中会使开口率劣化。 在此
技术介绍
部分公开的上述信息仅用于增强对本专利技术的
技术介绍
的理解，因 此，它可以包含不形成对本领域普通技术人员来讲在该国家已经公知的现有技术的信息。
技术实现思路
本专利技术的实施例涉及一种可以在不使开口率劣化的情况下改善薄膜晶体管的特 性的薄膜晶体管阵列面板。 根据本专利技术的示例性实施例的薄膜晶体管阵列面板包括：基底；栅极线，在基底 上，每条栅极线包括栅电极；半导体层，在基底上；栅极绝缘层，在栅电极和半导体层之间； 蚀刻停止件，在半导体层上；数据布线层，在基底上，数据布线层包括与栅极线交叉的数据 线、连接到数据线的源电极和面对源电极的漏电极；钝化层，覆盖源电极、漏电极和蚀刻停 止件，其中，蚀刻停止件包括在源电极和漏电极之间的蚀刻防止部分，蚀刻防止部分和半导 体层彼此叠置的叠置区域的上侧和下侧之间的最短距离A在平面图中通过直线来表示，半 导体层的沟道部分的宽度比最短距离A大。 蚀刻停止件可以覆盖半导体层的一部分，并且具有暴露半导体层的另一部分的第 一接触孔和第二接触孔，源电极可以通过第一接触孔接触半导体层，漏电极可以通过第二 接触孔接触半导体层。 第一接触孔和第二接触孔中的至少一个可以具有彼此面对且相互不平行的两边。 第一接触孔可以具有第一平面图案，第二接触孔可以具有第二平面图案，第一平 面图案的边和第二平面图案的边可以彼此面对，第一平面图案的所述边和源电极的与第一 平面图案的所述边邻近的边彼此平行，第二平面图案的所述边和漏电极的与第二平面图案 的所述边邻近的边可以彼此平行。 第一接触孔和第二接触孔中的至少一个可以具有圆边。 半导体层的在源电极和漏电极之间且接触蚀刻停止件的暴露部分可以具有直线 的形状。 第一接触孔可以具有第一平面图案，第二接触孔可以具有第二平面图案，第一平 面图案的边和第二平面图案的边彼此面对，第一平面图案和第二平面图案的彼此面对的边 中的一边可以具有凹进部分，另一边可以具有凸起部分。 第一平面图案的所述边或第二平面图案的所述边可以具有两个或更多个凹进部 分或者两个或更多个凸起部分。 第一接触孔和第二接触孔可以与栅电极叠置。 整个蚀刻停止件可以位于基底上。 蚀刻停止件可以是位于半导体层上的岛。 蚀刻停止件可以具有相对于表示最短距离A的直线倾斜的形状。 蚀刻停止件可以包括弯曲部分。 蚀刻停止件的一边可以包括凸起部分，蚀刻停止件的另一边可以包括凹进部分， 并且蚀刻停止件的所述一边与所述另一边可以彼此面对。 凸起部分可以包括多个凸起，凹进部分可以包括多个凹进。 蚀刻停止件的凸起部分和凹进部分中的每个可以是圆形的。 半导体层的在源电极和漏电极之间且接触蚀刻停止件的暴露部分可以具有直线 的形状。 源电极和漏电极可以与蚀刻停止件的横向面对的边缘叠置。 钝化层可以包括下钝化层和在下钝化层上的上钝化层，下钝化层可以包括氧化硅 (SiOx)，上钝化层可以包括氮化硅（SiNx)。 如在此所描述的，根据本专利技术的示例性实施例，可以在不增大薄膜晶体管的尺寸 的情况下增大沟道宽度。因此，可以改善薄膜晶体管的诸如电荷迀移率的特性，并且可以防 止或避免（例如，减小）开口率的劣化。【附图说明】 附图与说明书一起示出了本专利技术的实施例，并且附图与描述一起用于解释本专利技术 的原理。 图1是根据本专利技术的示例性实施例的薄膜晶体管阵列面板的俯视图。 图2是图1的沿线11-11'截取的剖视图。图3是示出图1的示例性实施例中的薄膜晶体管的形状的俯视图。图4至图7是根据本专利技术的示例性实施例的薄膜晶体管的俯视图。图8是根据本专利技术的示例性实施例的薄膜晶体管阵列面板的俯视图。 图9是图8的沿线IX-IX'截取的剖视图。图10是示出图8的示例性实施例的薄膜晶体管的形状的俯视图。图11至图14是根据本专利技术的示例性实施例的薄膜晶体管的俯视图。 图15是根据对比示例的薄膜晶体管的照片。图16是根据本专利技术的示例性实施例的另一薄膜晶体管的照片。图17是示出根据图15中示出的对比示例的薄膜晶体管的特性和根据图16中示 出的示例性实施例的薄膜晶体管的特性的比较的图。【具体实施方式】 在下文中，参照附图示出并描述本专利技术的特定示例性实施例。如本领域技术人员 将认识到的，在不脱离本专利技术的精神或范围的全部情况下，可以以各种不同的方式修改描 述的实施例。相反，提供在此描述的示例性实施例用于解释本公开的多个方面，因此，在此 描述的示例性实施例不应当被解释为限制性的。 在附图中，为了清晰起见，可以夸大层、膜、面板、区域等的厚度。将理解的是，当层 被称作"在"另一层或基底"上"时，它可以直接在该另一层或基底上，或者它可以通过存在 一个或更多个中间元件间接在该另一层或基底上。在整个说明书中，同样的附图标记指示 同样的元件。当诸如"……中的至少一个（种）"的表述在一系列元件之后时，修饰整系列 元件而不是修饰该系列元件中的个别元件。此外，当描述本专利技术的实施例时，"可以（可）" 的使用是指"本专利技术的一个或更多个实施例"。图1是根据本专利技术的示例性实施例的薄膜晶体管阵列面板的俯视图。图2是图1的沿线11-11'截取的剖视图。 参照图1和图2,多条栅极线121形成在包括透明玻璃或塑料的基底110上。 栅极线121传输栅极信号并大体上沿水平方向延伸。每条栅极线121包括从栅极 线121突出的多个栅电极124。 栅极线121和栅电极124可以由从铝基金属（诸如铝（Al)或铝合金）、银基金属 (诸如银（Ag)或银合金）和铜基金属（诸如铜（Cu)或铜合金）中选择的任何一种制成或 者包括从上述材料中选择的任何一种，但是栅极线121和栅电极124不限当前本文档来自技高网...

【技术保护点】
一种薄膜晶体管阵列面板，所述薄膜晶体管阵列面板包括：基底；栅极线，在所述基底上，每条栅极线包括栅电极；半导体层，在所述基底上；栅极绝缘层，在所述栅电极和所述半导体层之间；蚀刻停止件，在所述半导体层上；数据布线层，在所述基底上，所述数据布线层包括与所述栅极线交叉的数据线、连接到所述数据线的源电极和面对所述源电极的漏电极；以及钝化层，覆盖所述源电极、所述漏电极和所述蚀刻停止件，其中，所述蚀刻停止件包括在所述源电极和所述漏电极之间的蚀刻防止部分，所述蚀刻防止部分和所述半导体层彼此叠置的叠置区域的上侧和下侧之间的最短距离在平面图中通过直线来表示，所述半导体层的沟道部分的宽度比所述最短距离大。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：金恩贤，
申请(专利权)人：三星显示有限公司，
类型：发明
国别省市：韩国;KR