对存储器装置编程的方法以及相关的存储器装置制造方法及图纸

本发明专利技术公开了一种对存储器装置进行编程的方法，包括以下步骤：执行一插入编程，包括：在一第一时段对一第一存储单元编程，并对应地在一第二时段对该第一存储单元进行验证；在一第三时段对一第二存储单元编程，并对应地在一第四时段对该第二存储单元进行验证，该第四时段介于该第一时段与该第二时段之间；以及在该第一时段与该第二时段之间插入至少一延迟周期，以确保该第一存储单元的单位时间电阻值变化小于一阈值。

【技术实现步骤摘要】

本专利技术涉及一种存储器操作方法以及相关的存储器装置，且特别涉及一种对存储器装置编程的方法以及相关的存储器装置。
技术介绍
存储器编程操作典型地被分成两类：单存储单元编程操作以及页编程操作。前者仰赖反复的编程-验证操作以确保存储单元量值落在目标范围内。后者则是在验证操作之前对整页的存储单元进行编程。然而，对于受到电阻飘移效应影响的相变化存储器(phase change memory，PCM)而言，其存储单元电阻会随着时间而改变。此电阻变化会使被验证的存储单元电阻值在单存储单元编程操作或页编程操作的过程中产生错误的最终电阻值，并导致最终的电阻值分布变宽。因此，如何提供一种可减缓存储单元间的电阻飘移效应以及改善数据可靠度的存储器编程技术，乃目前业界所致力的课题之一。
技术实现思路
本专利技术涉及一种对存储器装置编程的方法以及相关的存储器装置。依据本专利技术的一实施例，提出一种对存储器装置编程的方法，该存储器装置包括多个存储单元。该方法包括以下步骤：执行一插入编程，包括：在一第一时段对所述存储单元中的一第一存储单元编程，并对应地在一第二时段对该第一存储单元进行验证；在一第三时段对所述存储单元中的一第二存储单元编程，并对应地在一第四时段对该第二存储单元进行验证，该第四时段介于该第一时段与该第二时段之间；以及在该第一时段与该第二时段之间插入至少一延迟周期，以确保该第一存储单元的单位时间电阻值变化小于一阈值。依据本专利技术的另一实施例，提出一种存储器装置。该存储器装置包括存储器阵列、列译码器、行译码器以及控制器。该存储器阵列包括多个存储单元。该列译码器通过多条字符线连接所述存储单元。该行译码器通过多条位线连接所述存储单元。该控制器执行一插入编程，使该列译码器以及该行译码器：在一第一时段对所述存储单元中的一第一存储单元编程，并对应地在一第二时段对该第一存储单元进行验证；在一第三时段对所述存储单元中的一第二存储单元编程，并对应地在一第四时段对该第二存储单元进行验证，该第四时段介于该第一时段与该第二时段之间；以及在该第一时段与该第二时段之间插入至少一延迟周期，以确保该第一存储单元的单位时间电阻值变化小于一阈值。为了对本专利技术的上述及其他方面有更佳的了解，下文特举优选实施例，并配合附图，作详细说明如下：附图说明图1是依据本专利技术的一实施例的存储器装置；图2显示了一例存储单元的标准化电阻飘移特性；图3是依据本专利技术的一实施例的存储器编程的流程图；图4是依据本专利技术的一实施例的插入排程的流程图；图5是依据本专利技术的一实施例的插入编程的流程图；图6显示了依据本专利技术的一实施例的一例重排后ISPP序列；图7显示了依据本专利技术的一实施例的另一例重排后ISPP序列；图8A显示了基于本专利技术提供的插入编程技术所得到的例示性电阻飘移分布；图8B显示了基于原始编程技术所得到的例示性电阻飘移分布；图9显示了计算自第8A及8B图中的飘移系数。【附图标记说明】100：存储器装置102：存储器阵列104：列译码器106：感测放大器/数据输入结构108：行译码器110：控制器112：查阅表202：标准化电阻特性曲线300、400、500：流程图302、304、306、308、310、312、402、404、502、504、506、508、510、512、514：步骤MC(1，1)～MC(M，N)：存储单元WL(1)～WL(M)：字符线BL(1)～BL(N)：位线RDR：快速飘移区SDR：慢速飘移区Δr：电阻变化量Δt：单位时间P(n，m)：编程操作V(n，m)：验证操作D、D1、D2、D3：延迟周期TP：编程时间TV：验证时间TD：延迟时间T1～Tk、T1’～Tk’：间隔时间IP：初始阶段PV：编程及验证阶段VD：验证及延迟阶段具体实施方式以下通过实施例进行详细说明，实施例仅用以作为范例说明，并不会限制本专利技术欲保护的范围。此外，实施例中的附图省略了不必要的元件，以清楚显示本专利技术的技术特点。图1是依据本专利技术的一实施例的存储器装置100。存储器装置100包括存储器阵列102、列译码器104、感测放大器/数据输入结构106、行译码器108以及控制器110。存储器阵列102包括多个存储单元MC(1，1)、MC(1，2)...以及MC(M，N)(在此称为存储单元MC)。存储单元MC可以是相变化存储器(phase change memory，PCM)存储单元或其它种类的存储单元。列译码器104通过多条字符线WL(1)-WL(M)(在此称为字符线WL)连接至存储单元MC。响应于所接收的地址信息，列译码器104可通过所述字符线WL自M列的存储单元MC中选择其中之一。感测放大器/数据输入结构106可通过位线BL(1)-BL(N)(在此称为位线BL)侦测储存在存储单元MC中的数据。举例来说，感测放大器/数据输入结构106包括用于读取、设定以及重设模态的电流源，并通过位线BL耦接至行译码器108。行译码器108通过所述位线BL连接至存储单元MC。响应于所接收的地址信息，行译码器108可通过所述位线BL自N行的存储单元MC中选择其中之一。控制器110可控制列译码器104以及行译码器108执行编程操作、验证操作、延迟操作或其它操作。在一实施例中，存储器装置100可还包括一查阅表112以记录多个关联于存储单元MC的电阻特性的参数。储存于查阅表112中的参数可供控制器110用于制定最佳的编程策略。请参考图2及图3。图2显示了一例存储单元MC的标准化电阻特性。图3是依据本专利技术的一实施例的存储器编程的流程图300。一般而言，一存储单元MC的电阻会随时间飘移并可通过以下的指数函数来模型化： R ( t ) = R 0 ( t t 0 ) γ - - - ( eq 1 ) ]]>其中项次R0表示初始电阻、项次t0表示参考时间、项次γ表示电阻飘移系数。通过将方程式eq1除以R0并使γ＝0.1且t0＝1，可得到图2中的标准化电阻特性曲线202。一般来说，存储单元MC的电阻特征曲线可分成两个区域：快速飘移区RDR以及慢速飘移区SDR。在一实施例中，快速飘移区RDR及慢速飘移区SDR可通过电阻特性曲线的切线斜率(Δr/Δt)来区分。举例来说，对于切线斜率大于一阈值的曲线区段，可将其视为落在快速飘
移区RDR；而对于切线斜率小于一阈值的曲线区段，则可将其视为落在慢速飘移区SDR。因此，存储单元MC在快速飘移区RDR中的单位时间(Δt)电阻变化量(Δr)大于在慢速飘移区SDR中的单位时间电阻变化量。如图2所示，曲线202快速飘移区RDR中快速地上升，并在慢速飘移区SDR缓慢地上升。由于存储单元MC中的数据由其电阻值决定，故当一存储单元MC操作在其快速飘移区RDR，将会降低数据的可靠度。为解决电阻飘移问题，控制器本文档来自技高网...

【技术保护点】
一种对存储器装置编程的方法，该存储器装置包括多个存储单元，该方法包括：执行一插入编程，包括：在一第一时段对所述存储单元中的一第一存储单元编程，并对应地在一第二时段对该第一存储单元进行验证；在一第三时段对所述存储单元中的一第二存储单元编程，并对应地在一第四时段对该第二存储单元进行验证，该第四时段介于该第一时段与该第二时段之间；以及在该第一时段与该第二时段之间插入至少一延迟周期，以确保该第一存储单元的单位时间电阻值变化小于一阈值。

【技术特征摘要】
1.一种对存储器装置编程的方法，该存储器装置包括多个存储单元，该方法包括：执行一插入编程，包括：在一第一时段对所述存储单元中的一第一存储单元编程，并对应地在一第二时段对该第一存储单元进行验证；在一第三时段对所述存储单元中的一第二存储单元编程，并对应地在一第四时段对该第二存储单元进行验证，该第四时段介于该第一时段与该第二时段之间；以及在该第一时段与该第二时段之间插入至少一延迟周期，以确保该第一存储单元的单位时间电阻值变化小于一阈值。2.如权利要求1所述的方法，其特征在于，还包括：执行一插入排程，包括：依据各该存储单元的电阻特性，针对各该存储单元决定一插入时间；以及依据该插入时间决定对所述存储单元执行的操作，其中所述操作包括一编程操作、一验证操作以及对应于该至少一延迟周期的延迟操作。3.如权利要求2所述的方法，其特征在于，该插入时间指示各编程操作与其对应验证操作之间的一间隔时间，且该至少一延迟周期的数量由该插入时间决定；其中决定该插入时间还包括：搜寻一查阅表以取得该插入时间；其中该查阅表记录多个参数，所述参数相关于所述存储单元的电阻特性。4.如权利要求2所述的方法，其特征在于，该插入排程还包括：使所述存储单元的个别插入时间均等；决定该插入时间还包括：读取所述存储单元以取得读取结果数据；以及基于该读取结果数据模型化各该存储单元的该电阻特性以决定该插入时间。5.如权利要求2所述的方法，其特征在于，该插入编程还包括：一初始阶段，包括：依序地执行多个第一编程操作且不执行任何验证操作；一编程及验证阶段，包括：交替地执行多个第二编程操作及多个第一验证操作；以及一验证及延迟阶段，包括：交替地执行一或多个第二验证操作及一或多个第一延迟操作；其中在该初始阶段中的所述第一编程操作的数量由该插入时间决定。6.一种存储器装置，包括：一存储器阵列，包括多...

【专利技术属性】
技术研发人员：柯文昇，苏资翔，吴昭谊，李祥邦，张育铭，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71