电子封装件及其制法与基板结构制造技术

一种电子封装件及其制法与基板结构，基板结构，包括：具有相对的第一表面与第二表面的基板本体、以及设于该第一表面上并电性连接该基板本体的多个导电柱，以通过该些导电柱取代现有导电硅穿孔，因而大幅降低制作成本。

【技术实现步骤摘要】
电子封装件及其制法与基板结构
本专利技术有关一种电子封装件，尤指一种节省制作成本的电子封装件及其制法与基板结构。
技术介绍
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。目前应用于芯片封装领域的技术，例如芯片尺寸构装(ChipScalePackage，简称CSP)、芯片直接贴附封装(DirectChipAttached，简称DCA)或多芯片模组封装(Multi-ChipModule，简称MCM)等覆晶型态的封装模组、或将芯片立体堆迭化整合为三维积体电路(3DIC)芯片堆迭技术等。图1A至图1F为现有3D芯片堆迭的电子封装件1的制法的剖面示意图。如图1A所示，提供一具有相对的转接侧10b与置晶侧10a的硅板体10，且该硅板体10的置晶侧10a上形成有多个开孔100。如图1B所示，将绝缘材102与导电材(如铜材)填入该些开孔100中以形成导电硅穿孔(Through-siliconvia，简称TSV)101。接着，于该置晶侧10a上形成一电性连接该导电硅穿孔101的线路重布结构(Redistributionlayer，简称RDL)。具体地，该线路重布结构的制法，包括形成一介电层11于该置晶侧10a上，再形成一线路层12于该介电层11上，且该线路层12形成有位于该介电层11中并电性连接该导电硅穿孔101的多个导电盲孔120，之后形成一绝缘保护层13于该介电层11与该线路层12上，且该绝缘保护层13外露部分该线路层12，最后结合多个如焊锡凸块的第一导电元件14于该线路层12的外露表面上。如图1C所示，一暂时性载具40(如玻璃)以胶材400结合于该置晶侧10a的绝缘保护层13上，再研磨该转接侧10b的部分材质，使该些导电硅穿孔101的端面外露于该转接侧10b’。具体地，于研磨制造方法中，该硅板体10未研磨前的厚度h约700至750um(如图1B所示)，而研磨后的厚度h’为100um(如图1C所示)，且一般制造方法会先以机械研磨方式使该硅板体10的厚度剩下102至105um，再以化学机械研磨(Chemical-MechanicalPolishing，简称CMP)方式研磨至100um。此外，该胶材400的厚度t为50um，因而于制造方法时会受限于该胶材400的总厚度变动(totalthicknessvariation，简称TTV)，若TTV过大(约为10um)，如图1C’所示，该硅板体10于左右侧会发生高低倾斜，导致该硅板体10于研磨时会有碎裂风险(crackrisk)，且于研磨后，往往仅部分该导电硅穿孔101露出，而部分该导电硅穿孔101没有露出。又，因薄化该硅板体10有所限制(研磨后的厚度h’为100um)，故该导电硅穿孔101会有一定的深度d(约100um)，使该导电硅穿孔101的深宽比受限为100um/10um(即深度d为100um，宽度w为10um)。另外，若欲使该导电硅穿孔101的深度仅为10um，将因制造方法成本过高而无法量产。具体地，因该胶材400的TTV约为10um，使研磨(机械研磨与CMP)该硅板体10的厚度h’只能磨薄至剩下100um，而后续需通过湿蚀刻(wetetch)移除该硅板体10的厚度h”约90um之多，才能使该导电硅穿孔101露出，但是若采用湿蚀刻制造方法，其蚀刻制造方法时间冗长，导致需极多蚀刻药液且提高制作成本。如图1D所示，接着，形成一绝缘保护层15于该转接侧10b’上，且该绝缘保护层15外露该些导电硅穿孔101的端面，再结合多个第二导电元件16于该些导电硅穿孔101的端面上，且该第二导电元件16电性连接该导电硅穿孔101，其中，该第二导电元件16含有焊锡材料或铜凸块，且可选择性于该第二导电元件16下方形成有凸块底下金属层(UnderBumpMetallurgy，简称UBM)160。如图1E所示，沿如图1D所示的切割路径L进行切单制造方法，以获取多个硅中介板(ThroughSiliconinterposer，简称TSI)1a，再将至少一硅中介板1a以其第二导电元件16设于一封装基板19上，使该封装基板19电性连接该些导电硅穿孔101，其中，该封装基板19是以间距较大的电性接触垫190结合该些第二导电元件16，再以底胶191包覆该些第二导电元件16。如图1F所示，将具有间距较小的电极垫的多个电子元件17(如芯片)设置于该些第一导电元件14上，使该电子元件17电性连接该线路层12，其中，该电子元件17以覆晶方式结合该些第一导电元件14，再以底胶171包覆该些第一导电元件14。接着，形成封装材18于该封装基板19上，以令该封装材18包覆该电子元件17与该硅中介板1a。最后，形成多个焊球192于该封装基板19的下侧，以供接置于一如电路板的电子装置(图略)上。然而，现有电子封装件1的制法中，使用硅中介板1a作为电子元件17与封装基板19之间信号传递的介质，因需具备一定深宽比的控制(即该导电硅穿孔101的深宽比为100um/10um)，才能制作出适用的硅中介板1a，因而往往需耗费大量制造方法时间及化学药剂的成本，导致制作成本难以降低。此外，机械研磨制造方法并未将该硅板体10薄化至所需厚度h’，故于进行CMP制造方法时，该导电硅穿孔101的铜离子会渗入该硅板体10中，但由于该硅板体10为半导体材，所以各该导电硅穿孔101之间会产生桥接或漏电等问题。又，该些第二导电元件16为球形，因而无法制作密集的接脚数，若过于密集则有球与球之间桥接短路的问题。另外，一般制作该硅中介板1a完成后，并不会再将该硅中介板1a置入电镀槽中以电镀方式形成导电金属柱，以取代该些第二导电元件16，因为一方面制造方法困难，另一方面恐有破坏该硅中介板1a的疑虑，故该硅中介板1a无法达到高接脚数而限制终端产品的功能或效能。因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
技术实现思路
鉴于上述现有技术的种种缺失，本专利技术提供一种电子封装件及其制法与基板结构，以大幅降低制作成本。本专利技术的基板结构，包括：基板本体，其具有相对的第一表面与第二表面；以及多个导电柱，其形成于该基板本体的第一表面上并电性连接该基板本体。本专利技术还提供一种电子封装件，包括：基板本体，其具有相对的第一表面与第二表面；多个导电柱，其形成于该基板本体的第一表面上并电性连接该基板本体；至少一电子元件，其设于该基板本体的第二表面上并电性连接该基板本体；以及封装材，其形成于该基板本体的第二表面上并包覆该电子元件。本专利技术又提供一种电子封装件的制法，其包括：形成多个导电柱于承载件中；形成基板本体于该承载件上，且令该基板本体电性连接该导电柱；设置至少一电子元件于该基板本体上，且令该电子元件电性连接该基板本体；形成封装材于该基板本体上，以令该封装材包覆该电子元件；以及移除该承载件，使该导电柱凸出该基板本体。前述的制法中，该承载件为绝缘板、金属板或半导体板材。前述的制法中，移除该承载件的制造方法包括：形成暂时性载具于该封装材上；以研磨制造方法部分该承载件；以及蚀刻剩余的承载件。还包括于移除该承载件后，移除该暂时性载具。例如，该暂时性载具为具胶材的玻璃，该胶材的厚度为10um；或者，该暂时性载具为胶片，其厚度为10um。前述的电子封装件及其制法与基本文档来自技高网...

【技术保护点】
一种电子封装件，其特征为，该电子封装件包括：基板本体，其具有相对的第一表面与第二表面；多个导电柱，其形成于该基板本体的第一表面上并电性连接该基板本体；至少一电子元件，其设于该基板本体的第二表面上并电性连接该基板本体；以及封装材，其形成于该基板本体的第二表面上并包覆该电子元件。

【技术特征摘要】
2015.12.31 TW 1041446361.一种电子封装件，其特征为，该电子封装件包括：基板本体，其具有相对的第一表面与第二表面；多个导电柱，其形成于该基板本体的第一表面上并电性连接该基板本体；至少一电子元件，其设于该基板本体的第二表面上并电性连接该基板本体；以及封装材，其形成于该基板本体的第二表面上并包覆该电子元件。2.如权利要求1所述的电子封装件，其特征为，该导电柱的长宽比为1至5之间。3.如权利要求1所述的电子封装件，其特征为，各该导电柱之间具有空气间隙。4.如权利要求1所述的电子封装件，其特征为，该电子封装件还包括形成于所述导电柱上的多个导电元件。5.一种电子封装件的制法，其特征为，该制法包括：形成多个导电柱于承载件中；形成基板本体于该承载件上，且令该基板本体电性连接该导电柱；设置至少一电子元件于该基板本体上，且令该电子元件电性连接该基板本体；形成封装材于该基板本体上，以令该封装材包覆该电子元件；以及移除该承载件，使该导电柱凸出该基板本体。6.如权利要求5所述的电子封装件的制法，其特征为，该承载件为绝缘板、金属板或半导体板材。7.如权利要求5所述的电子封装件的...

【专利技术属性】
技术研发人员：蒋静雯，王信智，施智元，陈仕卿，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：中国台湾,71