层叠封装结构及其制作方法技术

本发明专利技术提供一种层叠封装结构的制作方法，包括步骤：提供封装体，所述封装体包括第一封装器件及压合于该第一封装器件的连接基板，该连接基板设有多根第一导电柱，每根第一导电柱远离该第一封装器件的端面印刷有锡膏；在所述连接基板远离该第一封装器件的一侧设置第二封装器件，从而构成一个堆叠结构；固化每根第一导电柱上的锡膏，使得第二封装器件焊接在所述连接基板远离该第一封装器件的一侧，形成一个层叠封装结构。本发明专利技术还涉及一种采用上述方法形成的层叠封装结构。

【技术实现步骤摘要】
【专利摘要】本专利技术提供一种层叠封装结构的制作方法，包括步骤：提供封装体，所述封装体包括第一封装器件及压合于该第一封装器件的连接基板，该连接基板设有多根第一导电柱，每根第一导电柱远离该第一封装器件的端面印刷有锡膏；在所述连接基板远离该第一封装器件的一侧设置第二封装器件，从而构成一个堆叠结构；固化每根第一导电柱上的锡膏，使得第二封装器件焊接在所述连接基板远离该第一封装器件的一侧，形成一个层叠封装结构。本专利技术还涉及一种采用上述方法形成的层叠封装结构。【专利说明】
本专利技术涉及一种半导体封装技术,特别涉及一种层叠封装(package-on-package,POP)结构及其制作方法。
技术介绍
随着半导体器件尺寸的不断减小，具有半导体器件的层叠封装结构也逐渐地备受关注。层叠封装结构一般通过层叠制作方法制成。在传统的层叠制作方法中，为了实现高密度集成及小面积安装，通常通过焊球将上下两个封装器件电连接。然而，焊球容易产生裂纹，因此，降低了层叠封装结构的成品率及可靠性。
技术实现思路
本专利技术提供一种可靠性较高的。一种层叠封装结构的制作方法，包括步骤:提供一个封装体，所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板，所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片，所述第一电路载板具有暴露出的多个第一焊盘，所述连接基板包括一个基板本体及设于该基板本体中的多根第一导电柱，所述基板本体具有相对的第一表面及第二表面，所述第一表面与第一电路载板的多个第一焊盘一侧表面粘结为一体，多根第一导电柱与多个第一焊盘 对应，且每根第一导电柱均贯穿所述第一表面及第二表面，每根第一导电柱靠近该第一表面的一端均和相应的第一焊盘相接触且电连接，每根第一导电柱靠近该第二表面的端面上均印刷有锡膏；在所述连接基板的第二表面一侧设置一个第二封装器件，从而构成一个堆叠结构，所述第二封装器件包括第二电路载板及构装在所述第二电路载板上的第二半导体芯片，所述第二电路载板具有暴露出的多个第二焊盘，所述多个第二焊盘也与多根第一导电柱一一对应，且每个第二焊盘均靠近与其对应的第一导电柱上的锡膏；以及固化每根第一导电柱上的锡膏，使得每个第二焊盘通过固化的锡膏焊接在与其对应的一个第一导电柱的一端，从而使得第二封装器件焊接在所述连接基板远离该第一电路载板一侧，形成一个层叠封装结构。一种层叠封装结构的制作方法，包括步骤:提供一个封装体，所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板，所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片和第三半导体芯片，所述第一电路载板具有暴露出的多个第一焊盘及多个第三焊盘，所述多个第一焊盘及多个第三焊盘暴露于所述第一电路载板的同一侧，所述多个第一焊盘与所述第三半导体芯片电性相连，所述多个第三焊盘与所述第三半导体芯片电性相连，所述连接基板包括一个基板本体及设于该基板本体中的多根第一导电柱和多根第二导电柱，所述基板本体具有相对的第一表面及第二表面，所述第一表面与第一电路载板的多个第一焊盘一侧表面粘结为一体，所述多根第二导电柱围绕多根第一导电柱，且所述多根第一导电柱及多根第二导电柱中的每根导电柱均贯穿所述第一表面及第二表面，多根第一导电柱与多个第一焊盘 对应，且每根第一导电柱靠近该第一表面的一端均和相应的第一焊盘相接触且电连接，每根第一导电柱靠近该第二表面的端面上均印刷有锡膏，多根第二导电柱与多个第三焊盘 对应，且每根第二导电柱靠近该第一表面的一端均和相应的第三焊盘相接触且电连接，每根第二导电柱靠近该第二表面的端面上均印刷有锡膏；在所述连接基板的第二表面一侧设置一个第二封装器件，从而构成一个堆叠结构，所述第二封装器件包括第二电路载板及构装在所述第二电路载板上的第二半导体芯片，所述第二电路载板具有暴露出的多个第二焊盘及多个第四焊盘，多个第二焊盘及多个第四焊盘暴露于所述第二电路载板的同一侧，所述多个第二焊盘与多根第一导电柱一一对应，且每个第二焊盘均靠近与其对应的第一导电柱上的锡膏，所述多个第四焊盘与多根第二导电柱 对应，且每个第四焊盘均靠近与其对应的第二导电柱上的锡膏；以及固化所述多根第一导电柱及多根第二导电柱中的每根导电柱上的锡膏，使得每个第二焊盘通过固化的锡膏焊接在与其对应的一个第一导电柱的一端，每个第四焊盘通过固化的锡膏焊接在与其对应的第二导电柱的一端，从而使得第二封装器件焊接在所述连接基板远离该第一电路载板一侧，形成一个层叠封装结构。一种层叠封装结构包括封装体及第二封装器件。所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板。所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片。所述第一电路载板具有暴露出的多个第一焊盘。所述多个第一焊盘与所述第一半导体芯片电性相连。所述连接基板包括一个基板本体及设于该基板本体中的多根第一导电柱。所述基板本体具有相对的第一表面及第二表面。所述第一表面与第一电路载板的多个第一焊盘一侧表面粘结为一体。多根第一导电柱与多个第一焊盘 对应，且每根第一导电柱均贯穿所述第一表面及第二表面。每根第一导电柱靠近该第一表面的一端均和相应的第一焊盘相接触且电连接。每根第一导电柱靠近该第二表面的端面上均印刷有锡膏。所述第二封装器件包括第二电路载板及构装在第二电路载板上的第二半导体芯片。所述第二电路载板具有多个第二焊盘。所述多个第二焊盘也与所述多根第一导电柱一一对应，且每个第二焊盘均通过相应的第一导电柱上的锡膏焊接在与其对应的一个第一导电柱靠近所述第二表面的一端，从而使得第二封装器件焊接在连接基板的第二表面一侧。—种层叠封装结构，其包括封装体及第二封装器件。所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板。所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片和第三半导体芯片。所述第一电路载板具有暴露出的多个第一焊盘及多个第三焊盘。所述多个第一焊盘及多个第三焊盘暴露于所述第一电路载板的同一侧，且多个第三焊盘围绕多个第一焊盘。所述多个第一焊盘与所述第一半导体芯片电性相连。所述多个第三焊盘与所述第三半导体芯片电性相连。所述连接基板包括一个基板本体及设于该基板本体中的多根第一导电柱和多根第二导电柱。所述基板本体具有相对的第一表面及第二表面。所述第一表面与第一电路载板的多个第一焊盘一侧表面粘结为一体。所述多根第二导电柱围绕多根第一导电柱，且所述多根第一导电柱及多根第二导电柱中的每根导电柱均贯穿所述第一表面及第二表面。多根第一导电柱与多个第一焊盘 对应，且每根第一导电柱靠近该第一表面的一端均和相应的第一焊盘相接触且电连接。每根第一导电柱靠近该第二表面的端面上均印刷有锡膏。多根第二导电柱与多个第三焊盘 对应，且每根第二导电柱靠近该第一表面的一端均和相应的第三焊盘相接触且电连接。每根第二导电柱靠近该第二表面的端面上均印刷有锡膏。所述第二封装器件包括第二电路载板及构装在所述第二电路载板上的第二半导体芯片。所述第二电路载板具有暴露出的多个第二焊盘及多个第四焊盘。多个第二焊盘及多个第四焊盘暴露于所述第二电路载板的同一侧。所述多个第二焊盘与多根第一导电柱一一对应，且每个第二焊盘均通过相应的本文档来自技高网...

【技术保护点】
一种层叠封装结构的制作方法，包括步骤：提供一个封装体，所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板，所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片，所述第一电路载板具有暴露出的多个第一焊盘，所述连接基板包括一个基板本体及设于该基板本体中的多根第一导电柱，所述基板本体具有相对的第一表面及第二表面，所述第一表面与第一电路载板的多个第一焊盘一侧表面粘结为一体，多根第一导电柱与多个第一焊盘一一对应，且每根第一导电柱均贯穿所述第一表面及第二表面，每根第一导电柱靠近该第一表面的一端均和相应的第一焊盘相接触且电连接，每根第一导电柱靠近该第二表面的端面上均印刷有锡膏；在所述连接基板的第二表面一侧设置一个第二封装器件，从而构成一个堆叠结构，所述第二封装器件包括第二电路载板及构装在所述第二电路载板上的第二半导体芯片，所述第二电路载板具有暴露出的多个第二焊盘，所述多个第二焊盘也与多根第一导电柱一一对应，且每个第二焊盘均靠近与其对应的第一导电柱上的锡膏；以及固化每根第一导电柱上的锡膏，使得每个第二焊盘通过固化的锡膏焊接在与其对应的一个第一导电柱的一端，从而使得第二封装器件焊接在所述连接基板远离该第一电路载板一侧，形成一个层叠封装结构。...

【技术特征摘要】

【专利技术属性】
技术研发人员：李泰求，
申请(专利权)人：宏启胜精密电子秦皇岛有限公司， 臻鼎科技股份有限公司，
类型：发明
国别省市：河北;13