制造非易失性存储器件的方法技术

本发明专利技术公开了一种制造非易失性存储器件的方法，包括以下步骤：在衬底上形成交替层叠有多个第一层间绝缘层和多个牺牲层的结构；形成被构造成穿通所述结构的主沟道孔；在所述主沟道孔的内壁上顺序地形成初级电荷陷阱层、隧道绝缘层和沟道层；形成构造为穿通在每个主沟道孔的两侧的所述多个牺牲层的沟槽；以及通过氧化在所述第一层间绝缘层的内侧上的所述初级电荷陷阱层来形成绝缘氧化物层。根据这种技术，因为对于每个存储器单元电荷陷阱层是分隔开的，可以防止电荷的散布并可以改善非易失性存储器件的可靠性。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求2012年8月13日提交的韩国专利申请N0.10-2012-0088475的优先权,其全部内容通过引用并入本文。
本专利技术的示例性实施例涉及，更具体而言，涉及用于制造在衬底之上垂直层叠有多个存储器单元的三维(3D)结构的非易失性存储器件的方法。
技术介绍
即使不供应电力，非易失性存储器件也能保留储存的数据。各种非易失性存储器件，例如快闪存储器件，被广泛使用。由于具有存储器单元以单层形成在半导体衬底上的2维(2D)结构的非易失性存储器件的集成度的提高已经到达极限，提出了 3D结构的非易失性存储器件，其中多个存储器单元在垂直方向上沿着沟道层形成在半导体衬底上。更特别地，3D结构的非易失性存储器件包括电荷储存在由导电材料制成的浮栅电极中的结构和电荷储存在由绝缘材料制成的电荷陷阱层中的结构。在现有的技术中，在制造过程中电荷陷阱层被形成为沿着沟道层横跨多个存储器单元。为此，被俘获以储存数据的电荷可能沿着电荷陷阱层在附近散布，这会导致非易失性存储器件的可靠性恶化。
技术实现思路
本专利技术的示例性实施例涉及一种，所述方法通过用存储器单元分隔电荷陷阱层来防止电荷散布来提高非易失性存储器件的可靠性。根据本专利技术的一个实施例，一种可以包括以下步骤:在衬底之上形成交替层叠有多个第一层间绝缘层和多个牺牲层的结构；形成被构造成穿通所述结构的主沟道孔；在主沟道孔的内壁上顺序地形成初级电荷陷阱层、隧道绝缘层和沟道层；在每个主沟道孔的两侧上形成被构造成穿通所述多个牺牲层的沟槽；以及通过将在第一层间绝缘层的内侧上的初级电荷陷阱层氧化形成绝缘氧化物层。根据本专利技术的另一个实施例，一种可以包括以下步骤:在衬底之上形成具有牺牲图案的管道连接栅电极；在管道连接栅电极上形成交替层叠有多个第一层间绝缘层和多个牺牲图案的结构；通过选择性刻蚀所述结构形成暴露出所述牺牲图案的主沟道孔对；通过去除牺牲图案形成被构造成与主沟道孔对连接的次沟道孔；在主沟道孔对和次沟道孔的内壁上顺序地形成初级电荷陷阱层、隧道绝缘层和沟道层；在主沟道孔对中的每个主沟道孔的两侧形成被构造成穿通所述多个牺牲层的沟槽，并且通过将在第一层间绝缘层的内侧上的初级电荷陷阱层氧化而形成绝缘氧化物层。【附图说明】图1A至IM是说明根据本专利技术的第一实施例的非易失性存储器件及其制造方法的截面图。图2A至21是说明根据本专利技术的第二实施例的非易失性存储器件及其制造方法的截面图。【具体实施方式】下面将参照附图更详细地描述本专利技术的示例性实施例。但是，本专利技术可以用不同的方式实施，而不应解释为限定于本文所提供的实施例。确切地说，提供这些实施例使得本说明书清楚且完整，并向本领域技术人员充分传达本专利技术的范围。在说明书中，相同的附图标记在本专利技术的不同附图和实施例中表示相似的部分。附图并非按比例绘制，在某些情况下，为了清楚地示出实施例的特征可能对比例进行了夸大处理。应当容易理解的是，本说明书中的“在…上”和“在…之上”的含义应当采用最广义的方式来解释，使得“在…上”的意思不仅是“直接在某物上”，而是还包括在具有中间特征或中间层的情况下的“在某物上”的意思；而“在…之上”的意思不仅是指在“在某物之上”，还可以包括在没有中间特征或中间层的情况下的“在某物之上”(即，直接在某物上)的意思。图1A至IM是说明根据本专利技术的第一实施例的非易失性存储器件及其制造方法的截面图。具体地，图1M是说明根据本专利技术的第一实施例的非易失性存储器件的截面图，以及图1A至IL是说明制造图1M的非易失性存储器件的中间工艺的实例的截面图。 参照图1A，在衬底100之上形成第一管道连接栅电极层105。衬底100可以是半导体衬底，例如单晶硅，并且衬底100可以包括特定的下结构(未示出)。而且，第一管道连接栅电极层105可以通过沉积导电材料，例如掺杂的多晶硅或金属而形成。在通过选择性刻蚀第一管道连接栅电极层105而形成凹槽之后，形成掩埋在凹槽中的牺牲图案110。在后续工艺中去除牺牲图案110，由此用来提供将形成次沟道孔的空间。牺牲图案110可以包括刻蚀速率不同于第二管道连接栅电极层、第一层间绝缘层、以及牺牲层(稍后将描述)和第一管道连接栅电极层105的刻蚀速率的材料。而且，牺牲图案110可以具有岛形状，所述岛形状具有在截面方向上的长轴和在与截面交叉的方向上的短轴。当从平行于衬底100的平面观察时，可以采用矩阵的形式布置多个牺牲图案110。接下来，在第一管道连接栅电极层105和牺牲图案110上形成第二管道连接栅电极层115。通过沉积导电材料，例如掺杂的多晶硅或金属，可以形成第二管道连接栅电极层115，并且第二管道连接栅电极层115可以具有与第一管道连接栅电极层105基本相同的材料。此外，第一管道连接栅电极层105和第二管道连接栅电极层115是管道连接晶体管(pipe connection transistors)的栅电极并且针对每个存储块(block)可以是分隔开的。第一管道连接栅电极层105和第二管道连接栅电极层115可以包围牺牲图案110。参照图1B，在第二管道连接栅电极层115之上交替层叠多个第一层间绝缘层120和多个牺牲层125。为了方便描述，多个第一层间绝缘层120和多个牺牲层125交替层叠的结构在下文中称作层叠结构。第一层间绝缘层120可以设置在层叠结构的底部和顶部，并且第一层间绝缘层120可以具有基于氧化物的材料。另外，在后续步骤中去除牺牲层125，由此提供将形成稍后要描述的栅电极的空间。牺牲层125可以具有刻蚀速率不同于第一层间绝缘层120的刻蚀速率的材料，例如基于氮化物的材料。同时，截面示出为包括四个牺牲层125，但是这仅仅是说明性的。牺牲层125的数量可以大于或者小于4。在层叠结构之上形成硬掩模层130。硬掩模层130可以包括基于氮化物的材料、多晶娃、非晶碳层(amorphous carbon layer, ACL)、或底部抗反射涂层(bottomant1-reflective coating, BARC)。参照图1C，通过选择性刻蚀硬掩模层130、层叠结构和第二管道连接栅电极层115来形成暴露出牺牲图案110的主沟道孔对H1。当从平行于衬底的平面观察时，每个主沟道孔Hl可以具有圆形状或椭圆形状，并且可以在每个牺牲图案110中设置每对主沟道孔H1。去除被主沟道孔对Hl暴露出的牺牲图案110。为了去除牺牲图案110，可以执行相对于第一和第二管道连接栅电极层105和115以及层叠结构具有刻蚀选择性的湿法刻蚀工艺。作为该工艺的结果，在去除了牺牲图案110的空间中形成耦接主沟道孔对Hl的次沟道孔H2。参照图1D，在主沟道孔Hl对和次沟道孔H2的内壁上形成初级电荷陷阱层135。可以通过沉积可在后续工艺中被氧化和氮化的材料例如硅，来形成初级电荷陷阱层135。初级电荷陷阱层135可以包括具有单晶、多晶或非晶结构的硅。在初级电荷陷阱层135的表面上形成隧道绝缘层140。隧道绝缘层140是用于电荷隧穿(charge tunneling)并且可以通过利用例如原子层沉积(atomic layer deposition,ALD)或者化学气相沉积(chemical vapor deposition,CVD)方法保形地沉积基本文档来自技高网...

【技术保护点】
一种制造非易失性存储器件的方法，包括以下步骤：在衬底之上形成交替层叠有多个第一层间绝缘层和多个牺牲层的结构；形成构造为穿通所述结构的主沟道孔；在所述主沟道孔的内壁上顺序地形成初级电荷陷阱层、隧道绝缘层和沟道层；形成构造为穿通每个主沟道孔的两侧的所述多个牺牲层的沟槽；以及通过将所述第一层间绝缘层的内侧上的所述初级电荷陷阱层氧化，来形成绝缘氧化物层。

【技术特征摘要】
2012.08.13 KR 10-2012-00884751.一种制造非易失性存储器件的方法，包括以下步骤: 在衬底之上形成交替层叠有多个第一层间绝缘层和多个牺牲层的结构； 形成构造为穿通所述结构的主沟道孔； 在所述主沟道孔的内壁上顺序地形成初级电荷陷阱层、隧道绝缘层和沟道层； 形成构造为穿通每个主沟道孔的两侧的所述多个牺牲层的沟槽；以及 通过将所述第一层间绝缘层的内侧上的所述初级电荷陷阱层氧化，来形成绝缘氧化物层。2.根据权利要求1所述的方法，其中，针对每个单元，所述初级电荷陷阱层被所述绝缘氧化物层分隔开。3.根据权利要求1所述的方法，其中，所述初级电荷陷阱层包括硅。4.根据权利要求1所述的方法，其中，所述初级电荷陷阱层包括基于氮化物的材料。5.根据权利要求1所述的方法，其中，形成所述绝缘氧化物层的步骤包括以下步骤: 去除被所述沟槽暴露出来的所述第一层间绝缘层； 将因去除了所述第一层间绝缘层而暴露出来的所述初级电荷陷阱层氧化；以及 在去除了所述第一层间绝缘层的空间中形成第二层间绝缘层。6.根据权利要求1 所 述的方法，其中，所述牺牲层包括刻蚀速率与所述第一层间绝缘层的刻蚀速率不同的材料。7.根据权利要求1所述的方法，还包括以下步骤: 在形成所述绝缘氧化物层之后，去除被所述沟槽暴露出来的所述牺牲层；和 在去除了所述牺牲层的空间中顺序地形成电荷阻挡层和栅电极。8.根据权利要求3所述的方法，还包括以下步骤: 在形成所述绝缘氧化物层之后，去除被所述沟槽暴露出来的所述牺牲层；和 将因去除了所述牺牲层而暴露出来的所述初级电荷陷阱层氮化。9.根据权利要求5所述的方法，其中，所述第二层间绝缘层包括刻蚀速率与所述牺牲层的刻蚀速率不同的材料。10.根据权利要求7所述的方法，还包括:在形成所述栅电极之后在所述沟槽内形成绝缘层。11.一种制造非易失性存储器件的方法，包括以下步骤: 在衬...

【专利技术属性】
技术研发人员：杜铉植，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：