非易失性存储器件及其制造方法技术

本发明专利技术公开了一种非易失性存储器件及其制造方法，所述方法包括以下步骤：在限定单元区和外围区并且具有源极区的衬底之上形成层叠结构，所述层叠结构包括层间电介质层和牺牲层；穿过单元区的层叠结构而形成与衬底连接的沟道层；在单元区的层叠结构中形成第一缝隙；在层叠结构中形成第二缝隙，所述第二缝隙包括第一部分和第二部分；去除经由第一缝隙和第二缝隙暴露出的牺牲层；形成导电层以填充去除了牺牲层的空间；在第二缝隙中形成绝缘层；以及通过将导电材料掩埋在形成有绝缘层的第二缝隙的第一部分中来形成源极接触。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求2012年8月2日提交的申请号为10-2012-0084755的韩国专利申请的优先权，其全部内容通过引用合并于此。
本专利技术的示例性实施例涉及一种，更具体而言，涉及一种包括从衬底大体垂直层叠的多个存储器单元的。
技术介绍
非易失性存储器件即使在电源切断的情况下也保留储存在其中的数据。目前，广泛地使用诸如NAND快闪存储器等的各种非易失性存储器件。近来，由于包括在硅衬底之上被形成为单层的存储器单元的2D非易失性存储器件的集成度的改善达到极限，已经提出了包括从硅衬底垂直层叠的多个存储器单元的3D非易失性存储器件。图1A至图1C是说明现有的3D非易失性存储器件的图。图1A是平面图，图1B是沿着图1A的线Y4-Y4’截取的截面图。图1C是沿着图1A的线Y5-Y5’和Y6-Y6’截取的截面图。参见图1A至图1C，以下将简要地描述用于制造现有的非易失性存储器件的方法。首先，在衬底100之上形成交替地层叠多个层间电介质层120和牺牲层130的结构(在下文中，被称作层叠结构)，所述衬底100限定单元区B和在单元区B两侧的外围区A，并且衬底100中提供源极区110。以阶梯形状来刻蚀外围区A的层叠结构。选择性地刻蚀单元区B的层叠结构以形成穿过层叠结构而暴露出衬底100的多个沟道孔CH，然后在沟道孔CH中形成存储器层140和沟道层150。选择性地刻蚀单元区B的层叠结构以形成第一缝隙SA。此外，选择性地刻蚀单元区B和外围区A的层叠结构以形成第二缝隙SB。此时，第二缝隙SB不但延伸到单元区B而且延伸到外围区A，因为外围区A的牺牲层130要被部分地去除以形成要与字线接触WC连接的导电层180。此外，由于第二缝隙SB必须提供随后形成源极接触SC的区域，所以第二缝隙SB具有较大的宽度。因此，第二缝隙SB的侧壁具有倾斜的轮廓。去除经由第一缝隙SA和第二缝隙SB暴露出的牺牲层130，并且将导电层180掩埋在去除了牺牲层130的空间中。用绝缘材料(未示出)来填充第一缝隙SA。此外，在第二缝隙SB的侧壁上形成绝缘层II，并且用导电材料来填充第一缝隙SA的其余部分以形成源极接触SC。然后，形成与外围区A中的导电层180连接的字线接触WC，由此完成图1A至图1C的器件。在上述器件中，由于第二缝隙SB必须提供随后形成源极接触SC的区域，所以第二缝隙SB需要具有足够大的宽度。一般地，当刻蚀具有较大宽度的区域时，该区域的被刻蚀部分的斜率增加得比当刻蚀具有较小宽度的区域更多。因此，第二缝隙SB具有宽度从上到下减小的倾斜轮廓。由于第二缝隙SB的倾斜轮廓，外围区A的相应导电层180沿垂直方向彼此偏离地定位。即，导电层180从下到上以第二缝隙SB为基础向外部逐步地移动。因此，当在形成字线接触WC期间基于最上面的导电层180来确定字线接触WC的位置时，最下面的导电层180和字线接触WC的位置可能彼此偏离，使得最下面的导电层180和字线接触WC彼此不连接(参见D)。然而，如果减小第二缝隙SB的宽度，则形成源极接触SC变得困难。
技术实现思路
本专利技术的示例性实施例针对一种能够在制造工艺期间防止发生缺陷的。根据本专利技术的一个实施例，一种制造非易失性存储器件的方法可以包括以下步骤:在限定单元区和外围区并且具有源极区的衬底之上形成层叠结构，所述层叠结构包括交替层叠的多个层间电介质层和多个牺牲层；穿过单元区的层叠结构而形成与衬底连接的多个沟道层；在单元区的层叠结构中形成第一缝隙，使得第一缝隙具有足够的深度以至少穿通最下面的牺牲层；在层叠结构中形成第二缝隙，所述第二缝隙包括具有足够的深度以暴露出单元区中的源极区的第一部分，以及具有比第一部分更小的宽度的在外围区中的第二部分；去除经由第一缝隙和第二缝隙而暴露出的牺牲层；形成多个导电层以填充去除了牺牲层的空间；在第二缝隙中形成绝缘层；以及通过将导电材料掩埋在形成有绝缘层的第二缝隙的第一部分中来形成源极接触。根据本专利技术的另一个实施例，一种非易失性存储器件可以包括:衬底，所述衬底限定单元区和外围区，并且具有源极区；第一层叠结构，所述第一层叠结构形成在衬底之上，并且包括交替层叠的多个层间电介质层和多个导电层；多个沟道层，所述多个沟道层穿过单元区的第一层叠结构与衬底连接；第一缝隙，所述第一缝隙形成在单元区的第一层叠结构中，并且具有足够的深度以至少穿通最下面的导电层；第二缝隙，所述第二缝隙形成在第一层叠结构中，并且包括具有足够的深度以暴露出单元区中的源极区的第一部分，以及具有比第一部分更小的宽度的在外围区中的第二部分；绝缘层，所述绝缘层形成在第二缝隙中；以及源极接触，所述源极接触被掩埋在形成有绝缘层的第二缝隙的第一部分中。根据本专利技术的另一个实施例，一种制造非易失性存储器件的方法可以包括以下步骤:在限定单元区和外围区的衬底之上形成层叠结构，所述层叠结构包括交替层叠的多个层间电介质层和多个牺牲层；穿过单元区的层叠结构形成多个沟道层；在单元区的层叠结构中的沟道层之间形成第一缝隙；以及在层叠结构中形成第二缝隙，所述第二缝隙包括在单元区中位于沟道层之间的第一部分，以及具有比第一部分更小的宽度的在外围区中的第二部分。【附图说明】图1A至图1C是说明现有的3D非易失性存储器件的图。图2A至图4C是说明根据本专利技术的一个示例性实施例的的图。【具体实施方式】下面将参照附图更详细地描述本专利技术的示例性实施例。然而，本专利技术可以用不同的方式实施，而不应解释为局限于本文所列的实施例。确切地说，提供这些实施例使得本说明书充分与完整，并向本领域技术人员充分地传达本专利技术的范围。在说明书中，相似的附图标记在本专利技术的不同附图与实施例中表示相似的部分。附图并非按比例绘制，在某些情况下，为了清楚地示出实施例的特征可能对比例做夸大处理。应当容易理解的是:本公开中的“在…上”和“在…之上”的含义应当采用最广义的方式来解释，使得“在…上”的意思不仅是“直接在某物上”，还包括在具有中间特征或中间层的情况下“在某物上”的意思，而“在…之上”的意思不仅是指在“在某物之上”，还可以包括在没有中间特征或中间层的情况下“在某物之上”(即，直接在某物上)的意思。在本说明书中，“连接/耦接”表示一个部件直接与另一个部件耦接或者经由其他部件间接耦接。在本说明书中，只要不在句子中特意提及，单数形式可以包括复数形式。图2A至图4C是用于解释根据本专利技术的一个实施例的的图。图4A至图4C说明非易失性存储器件，图2A至图3C说明制造图4A至图4C的器件的中间步骤。图2A至图4A是平面图，图2B至图4B分别是沿着图2A至图4A的线X1-X1’和Υ1-Υ1'截取的截面图，图2C至图4C分别是沿着图2A至图4A的线Y2-Y2’和Y3-Y3’截取的截面图。首先，将描述制造方法。参见图2A至图2C，制备衬底10。衬底10限定布置有存储器单元的单元区B，以及设置在单元区B两侧的外围区A。此时，当将与线Υ1-Υ1'平行的方向称作第一方向并将与第一方向相交叉的方向称作第二方向时，外围区A沿第二方向设置在单元区两侧。衬底10可以包括诸如单晶硅的半导体材料。衬底10包括设置在其上的源极区11。源极区11可以通过掺入N型杂质来形成。在衬底10之上，形成层叠结构。层叠结构包括交替层叠的多个层间本文档来自技高网...

【技术保护点】
一种制造非易失性存储器件的方法，所述方法包括以下步骤：在限定单元区和外围区并且具有源极区的衬底之上形成层叠结构，所述层叠结构包括交替层叠的多个层间电介质层和多个牺牲层；穿过所述单元区的层叠结构而形成与所述衬底连接的多个沟道层；在所述单元区的层叠结构中形成第一缝隙，使得所述第一缝隙具有足够的深度以至少穿通最下面的牺牲层；在所述层叠结构中形成第二缝隙，所述第二缝隙包括：具有足够的深度以暴露出所述单元区中的源极区的第一部分，以及具有比所述第一部分更小的宽度的在所述外围区中的第二部分；去除经由所述第一缝隙和所述第二缝隙而暴露出的所述牺牲层；形成多个导电层以填充去除了所述牺牲层的空间；在所述第二缝隙中形成绝缘层；以及通过将导电材料掩埋在形成有所述绝缘层的第二缝隙的第一部分中来形成源极接触。

【技术特征摘要】
2012.08.02 KR 10-2012-00847551.一种制造非易失性存储器件的方法，所述方法包括以下步骤: 在限定单元区和外围区并且具有源极区的衬底之上形成层叠结构，所述层叠结构包括交替层叠的多个层间电介质层和多个牺牲层； 穿过所述单元区的层叠结构而形成与所述衬底连接的多个沟道层； 在所述单元区的层叠结构中形成第一缝隙，使得所述第一缝隙具有足够的深度以至少穿通最下面的牺牲层； 在所述层叠结构中形成第二缝隙，所述第二缝隙包括:具有足够的深度以暴露出所述单元区中的源极区的第一部分，以及具有比所述第一部分更小的宽度的在所述外围区中的第二部分； 去除经由所述第一缝隙和所述第二缝隙而暴露出的所述牺牲层； 形成多个导电层以填充去除了所述牺牲层的空间； 在所述第二缝隙中形成绝缘层；以及 通过将导电材料掩埋在形成有所述绝缘层的第二缝隙的第一部分中来形成源极接触。2.如权利要求1所述的方法，其中，所述第一部分具有比所述第二部分更大的斜率。3.如权利要求1所述的方法，其中，在形成所述绝缘层的步骤中，用所述绝缘层来填充所述第一缝隙。4.如权利要求1所述的方法，还包括以下步骤:在形成所述层叠结构之后，刻蚀所述外围区的层叠结构，使得所述外围区中的牺牲层中的一个牺牲层比刚好位于所述牺牲层上方的另一个牺牲层突出得更多。5.如权利要求4所述的方法，其中，所述外围区中的导电层中的一个导电层比刚好位于所述导电层上方的另一个导电层具有突出得更多的端部，以及 所述方法还包括以下步骤:在形成所述导电层之后，在所述突出的端部之上形成字线接触。6.如权利要求1所述的方法，其中，所述第一部分具有比所述第一缝隙更大的宽度。7.如权利要求1所述的方法，其中，所述外围区包括分别存在于所述单元区两侧的第一外围区和第二外围区， 所述第一缝隙和所述第二缝隙沿同一方向， 所述第一缝隙跨所述单元区，以及 所述第二缝隙跨所述单元区、所述第一外围区以及所述第二外围区。8.如权利要求1所述的方法，其中，将一个或更多个第一缝隙和一个第二缝隙交替地设置在所述沟道层之间。9.如权利要求1所述的方法，其中，用所述绝缘层完全地填充所述第二部分，以及 所述源极接触仅位于所述单元区中。10.如权利要求1所述的方法，其中，将包括电荷阻挡层、电荷存储层以及隧道绝缘层的存储器层插入在所述导电层与所述沟道层之间。11.一种非易失性存储器件，包括: 衬底， 所述衬底限定单元区和外围区并且具有源极区； 第一层叠结构，所述第一层叠结构形成在所述衬底之上，并且包括交替层叠的多个层间电介质层和多个导电层；多个沟道层，所述多个沟道层穿过所述单元区的第一层叠结构与所述衬底连接； 第一缝隙，所述第一缝隙形成在所述单元区的第一层叠结构中，并且具有足够的深度以至少穿通最下面的导电层；...

【专利技术属性】
技术研发人员：卢侑炫，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：