存储器阵列制造技术

本发明专利技术提供了一种存储器阵列，包括：若干个存储单元、若干条相互平行的位线、若干条与所述位线相互垂直且绝缘的字线、以及若干个接触孔；其中，所述若干个存储单元呈阵列设置，所述位线通过所述接触孔连接所述存储单元；每隔两列存储单元设置有一列虚拟单元，所述虚拟单元不与所述位线连接。在本发明专利技术提供的存储器阵列中，每隔两列存储单元设置一列虚拟单元，所述位线与所述虚拟单元不连接，由此可见，所述虚拟列切断漏电的途径，因此，所述存储器阵列中只需要一个源极跟随器就能避免存储单元漏电，存储器阵列进行读取操作时只需读取一个源极跟随器，从而降低了存储器阵列的功耗。

【技术实现步骤摘要】
【专利摘要】本专利技术提供了一种存储器阵列，包括：若干个存储单元、若干条相互平行的位线、若干条与所述位线相互垂直且绝缘的字线、以及若干个接触孔；其中，所述若干个存储单元呈阵列设置，所述位线通过所述接触孔连接所述存储单元；每隔两列存储单元设置有一列虚拟单元，所述虚拟单元不与所述位线连接。在本专利技术提供的存储器阵列中，每隔两列存储单元设置一列虚拟单元，所述位线与所述虚拟单元不连接，由此可见，所述虚拟列切断漏电的途径，因此，所述存储器阵列中只需要一个源极跟随器就能避免存储单元漏电，存储器阵列进行读取操作时只需读取一个源极跟随器，从而降低了存储器阵列的功耗。【专利说明】存储器阵列
本专利技术涉及半导体
，特别涉及ー种存储器阵列。
技术介绍
闪存是一种非易失性存储器，即断电数据也不会丢失。闪存因其具有便捷、存储密度高、可靠性好等优点，被广泛应用于手机、电脑、PDA、数码相机、优盘等移动和通讯设备中。闪存作为ー种半导体存储器，同样包括存储器阵列和外围电路。其中，存储器阵列的具体结构请參考图1，如图1所示，存储器阵列100中包括存储单元(图1中划斜线的方块表示存储单元)、位线(BLh、BLh、BLp BL2、BL2+1、BL2+2)、字线(WLWL, WL+1)、第一控制线(CGn CGp CG2+1)、第二控制线(CGh、CG2、、CG2+2)和接触孔(CT)。其中，存储单元10呈阵列排布，字线和控制线设置于存储单元阵列的行方向，位线设置于存储单元阵列的列方向，位线之间相互平行设置，字线与位线垂直交叉且相互绝缘。所述存储単元包括第一存储单元11和第二存储单元12，即一行第一存储单元11和一行第二存储单元12组成一行存储単元，同一行的存储单元中第一存储单元11和第二存储单元12共用一条字线，存储器阵列100中的第一控制线和第二控制线分别位于同一条字线的两侧且与其平行，第一控制线和第二控制线分别连接第一存储单元11和第二存储单元12，接触孔(CT)在存储单元阵列的行方向和列方向均为交叉设置，所述位线通过所述接触孔(CT)连接相邻存储単元的源极和漏极。存储器阵列100通过对字线、第一 /第二控制线以及源/漏极区域施加不同的エ作电压以实现对存储单元的读取、编程和擦除。如图1所示，读取数据时，字线(WLi)、第一控制线(CGP、第二控制线(CG2)、与源极S连接的位线(BLP以及与漏极D连接的位线(BL2)施加的电压分别是4.5V、4.5V、0V、0V和IV，其他字线和控制线的电压均为0V。由此，高压增加了电子的传导能量，电子进入存储单元中(图1中划交叉线的方块表示读取的存储单元)。读取操作时位线之间若出现电压差会导致存储单元漏电，因此所述存储器阵列100中的位线(BL2+1)和位线(BL2+2)分别通过两个源极跟随器(Source follower)读取的位线(BL2)的电压，以保证位线(BL2)的电压不会发生变化，从而避免选中的存储单元发生漏电。请參考图2，其为现有技术的存储器阵列的电路图。如图2所示，位线(BLh.BLh)和位线(BL2+1、BL2+2)与位线(BLp BL2)相邻且分别位于位线(BL1、BL2)的两侧。其中，位线(BL2+1)和位线(BL2+2)分别通过两个源极跟随器(Source follower)读取的位线(BL2)的电压，位线(BLi_2)和位线(BLh)的电压是浮动的。位线(BL2+1)和位线(BL2+2)分别通过两个源极跟随器(Source follower)读取的位线(BL2)的电压，因此位线(BL2+1和BL2+2)的电压与位线(BL2)的电压相同，都为IV。位线(BL2)与位线(BL2+1)之间没有电压差，所以选中的存储单元不会发生漏电。仅采用一个源极跟随器(Source follower)的话，位线(BL2+1)通过源极跟随器(Source follower)读取位线(BL2)的电压，其相邻的位线(BL2+2)的电压是浮动的，位线(BL2+1)会向位线(bl2+2)漏电，造成其电压下降。如此ー来，该位线(bl2+1)与位线(bl2)之间会出现电压差，导致选中的存储单元发生漏电。因此，存储器阵列100通常采用两个源极跟随器(Source follower)以进行缓冲，从而减少漏电。所述存储器阵列100读取操作时需要读取两个源极跟随器(Source follower)。读取源极跟随器(Source follower)需要一定的功耗,而且所述存储器阵列100读取源极跟随器(Source follower)—般是8位、16位或32位一起读取的，即需要读取16个、32个或64个源极跟随器(Source follower)。可见，存储器阵列100的功耗非常高。因此，如何解决现有的存储器阵列功耗高的问题成为当前亟需解决的技术问题。
技术实现思路
本专利技术的目的在于提供ー种存储器阵列，以解决现有的存储器阵列功耗高的问题。为解决上述技术问题，本专利技术提供ー种存储器阵列，所述存储器阵列包括:若干个存储単元、若干条相互平行的位线、若干条与所述位线相互垂直且绝缘的字线、以及若干个接触孔；其中，所述若干个存储单元呈阵列设置，所述位线通过所述接触孔连接所述存储单元；每两列存储单元设置间有一列虚拟单元，所述虚拟单元不与所述位线连接。优选的，在所述的存储器阵列中，所述若干个接触孔在所述阵列的行方向和列方向均为交叉设置。优选的，在所述的存储器阵列中，所述存储单元包括第一存储单元和第二存储单元，同一行存储单元中的第一存储单元和第二存储单元共用同一条字线。优选的，在所述的存储器阵列中，进ー步包括:若干条第一条控制线和若干条第二控制线；所述第一控制线与第一存储单元连接，所述第二控制线与第二存储单元连接；与同一行存储单元连接的第一控制线和第二控制线分别位于同一条字线的两侧，且与该条字线平行。优选的，在所述的存储器阵列中，所述字线、第一控制线和第二控制线所在的膜层均位于所述位线所在的膜层的同一侧。优选的，在所述的存储器阵列中，所述位线连接相邻存储単元的源极和漏扱，相邻位线之间的字线部分连接所述存储単元的栅极。优选的，在所述的存储器阵列中，所述位线上形成与其连接的存储单元的源极和漏极，所述字线的一部分形成与其连接的存储单元的栅极。优选的，在所述的存储器阵列中，所述存储器阵列通过对字线、第一控制线、第二控制线、与源极连接的位线和与漏极连接的位线施加工作电压实现对存储单元的读取、编程和擦除。优选的，在所述的存储器阵列中，所述存储器阵列进行读取操作时，所述字线、第一控制线、第二控制线、与源极连接的位线和与漏极连接的位线上施加的电压分别为4.5V、4.5V、0V、0V 和 IV。优选的，在所述的存储器阵列中，所述存储器阵列进行读取操作时只需读取一个源极跟随器。在本专利技术提供的存储器阵列中，每隔两列存储单元设置一列虚拟单元，所述位线与所述虚拟单元不连接，由此可见，所述虚拟列切断漏电的途径，因此，所述存储器阵列中只需要一个源极跟随器就能避免存储单元漏电，存储器阵列进行读取操作时只需读取一个源极跟随器，从而降低了存储器阵列的功耗。【专利附图】【附图说明】图1是现有技术的存储器阵列的结构示意图；图2是现有技术的存储器阵列的电路本文档来自技高网...

【技术保护点】
一种存储器阵列，其特征在于，包括：若干个存储单元、若干条相互平行的位线、若干条与所述位线相互垂直且绝缘的字线、以及若干个接触孔；其中，所述若干个存储单元呈阵列设置，所述位线通过所述接触孔连接所述存储单元；每两列存储单元设置间有一列虚拟单元，所述虚拟单元不与所述位线连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：顾靖，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：