半导体存储器装置和相关的操作方法制造方法及图纸

本发明专利技术公开了半导体存储器装置和相关的操作方法。一种半导体存储器装置包括单元阵列，该单元阵列包括一个或多个存储体组，其中，该一个或多个存储体组的每一个包括多个存储体，并且该多个存储体的每一个包括多个自旋转移力矩磁阻随机存取存储器(STT-MRAM)单元。该半导体存储器装置进一步包括：源极电压生成部件，用于向连接到该多个STT-MRAM单元的该每一个的源极线施加电压；以及命令解码器，用于解码来自外部来源的命令，以便对于该多个STT-MRAM单元执行读取和写入操作。该命令包括行地址选通(RAS)、列地址选通(CAS)、芯片选择信号(CS)、写入启用信号(WE)和时钟启用信号(CKE)中的至少一个信号的组合。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了。一种半导体存储器装置包括单元阵列，该单元阵列包括一个或多个存储体组，其中，该一个或多个存储体组的每一个包括多个存储体，并且该多个存储体的每一个包括多个自旋转移力矩磁阻随机存取存储器(STT-MRAM)单元。该半导体存储器装置进一步包括：源极电压生成部件，用于向连接到该多个STT-MRAM单元的该每一个的源极线施加电压；以及命令解码器，用于解码来自外部来源的命令，以便对于该多个STT-MRAM单元执行读取和写入操作。该命令包括行地址选通(RAS)、列地址选通(CAS)、芯片选择信号(CS)、写入启用信号(WE)和时钟启用信号(CKE)中的至少一个信号的组合。【专利说明】相关申请的交叉引用对于在2012年5月31日在韩国知识产权局中提交的韩国专利申请N0.10-2012-0058810要求优先权，其公开通过引用被整体包含在此。
在此所述的专利技术思想总体上涉及半导体存储器装置，并且涉及操作半导体存储器装置的方法。在一些实施例中，半导体存储器装置包括自旋转移力矩磁阻随机存取存储器(STT-MRAM)单元。
技术介绍
依赖于在磁材料的极性上的改变来使存储器单元电阻变化的磁阻随机存取存储器(MRAM)已经被提出来努力满足对于增大的装置集成度和增大的操作速度的持续的需求。
技术实现思路
本专利技术思想的一些实施例提供了一种半导体存储器装置，所述半导体存储器装置包括自旋转移力矩磁阻随机存取存储器(STT-MRAM)单元，其中，以存储体组为单位来执行读和写操作，并且/或者，内部增大列选择信号的脉冲宽度，由此增大半导体存储器装置的带宽。根据本专利技术思想的一个方面，提供了一种半导体存储器装置，所述半导体存储器装置包括单元阵列，所述单元阵列包括一个或多个存储体组，其中，所述一个或多个存储体组的每一个包括多个存储体，并且所述多个存储体的每一个包括多个自旋转移力矩磁阻随机存取存储器(STT-MRAM)单元。所述半导体存储器装置进一步包括:源极电压生成部件，该源极电压生成部件用于向连接到所述多个STT-MRAM单元的所述每一个的源极线施加电压；以及命令解码器，该命令解码器用于解码来自外部来源的命令，以便对于所述多个STT-MRAM单元执行读和写操作。所述多个STT-MRAM单元的每一个包括单元晶体管和磁隧道结(MTJ)装置，所述磁隧道结(MTJ)装置包括自由层、隧道层和钉扎层，所述自由层、隧道层和钉扎层被依序堆叠，并且所述隧道层在所述自由层和所述钉扎层之间。所述单元晶体管的栅极连接到字线，所述单元晶体管的第一电极经由所述MTJ装置连接到位线，并且所述单元晶体管的第二电极连接到所述源极线。所述命令包括行地址选通(RAS)、列地址选通(CAS)、芯片选择信号(CS)、写入启用性能(WE)和时钟启用信号(CKE)中的至少一个信号的组合。根据本专利技术思想的另一个方面，提供了一种半导体存储器装置，所述半导体存储器装置包括单元阵列，所述单元阵列包括一个或多个存储体组，其中，所述一个或多个存储体组的每一个包括多个存储体，并且所述多个存储体的每一个包括多个自旋转移力矩磁阻随机存取存储器(STT-MRAM)单元。所述半导体存储器装置进一步包括:源极电压生成部件，该源极电压生成部件用于向连接到所述多个STT-MRAM单元的所述每一个的源极线施加电压；以及，命令解码器，该命令解码器用于解码来自外部来源的命令，以便对于所述多个STT-MRAM单元执行读和写操作。所述多个STT-MRAM单元的每一个包括单元晶体管和磁隧道结(MTJ)装置，所述磁隧道结(MTJ)装置包括自由层、隧道层和钉扎层，所述自由层、隧道层和钉扎层被依序堆叠，并且所述隧道层在所述自由层和所述钉扎层之间。所述单元晶体管的栅极连接到字线，所述单元晶体管的第一电极经由所述MTJ装置连接到位线，并且所述单元晶体管的第二电极连接到所述源极线。所述半导体存储器装置进一步包括列解码器，用于选择所述单元阵列的列，其中，对于相应的存储体组划分所述列解码器。根据本专利技术思想的又一个方面，提供了一种半导体存储器装置，所述半导体存储器装置包括:单元阵列，所述单元阵列包括多个非易失性存储器单元；多个位线，所述多个位线连接到所述多个非易失性存储器单元；第一列选择器和第二列选择器，所述第一列选择器和第二列选择器连接到所述多个位线的每个并且相应地被第一列选择信号和第二列选择信号控制；第一局部输入/输出线，所述第一局部输入/输出线当激活所述第一列选择信号时经由所述第一列选择器电连接到所述多个位线；以及，第二局部输入/输出线，所述第二局部输入/输出线当激活所述第二选择信号时经由所述第二列选择器电连接到所述多个位线。每当输入外部命令时，交错地选择所述第一选择器和第二选择器。根据本专利技术思想的再一个方面，提供了一种写入数据的方法，所述方法包括:响应于写入命令的输入，经由数据输入线输入要存储在全局写入驱动器中的数据；从所述全局写入驱动器向第一全局输入/输出线和第二全局输入/输出线传送所述数据；基于写入控制信号来选择第一局部写入驱动器；向连接到所述第一局部写入驱动器的第一局部的输入/输出线传送要写入的数据；并且，在所选择的存储器单元中存储被传送到所述第一局部输入/输出线的所述数据。根据本专利技术思想的另一个方面，提供了一种读取数据的方法，所述方法包括:响应于读取命令的输入，选择要读取的存储器单元；向第一局部输入/输出线传送在所述存储器单元中存储的数据；通过连接到所述第一输入/输出线的第一读取感测放大器来感测数据；以及，当感测到的数据被转换为数字信号时，向第一全局输入/输出线传送所述数字信号。【专利附图】【附图说明】通过参考附图的随后的详细说明，本专利技术思想的示例性实施例将变得容易明白，在附图中:图1是根据本专利技术思想的一个实施例的半导体存储器系统的框图；图2是根据本专利技术思想的一个实施例的半导体存储器系统的框图；图3是图2的半导体存储器装置的更详细电路图；图4是自旋转移力矩磁阻随机存取存储器(STT-MRAM)单元的示例的立体图；图5A和5B是用于描述根据本专利技术思想的一个实施例的磁隧道结(MTJ)装置的磁化方向和读取操作的图；图6是用于描述根据本专利技术思想的一个实施例的STT-MRAM单元的写入操作的图；图7A和7B是用于描述根据本专利技术思想的多个实施例的在STT-MRAM中的MTJ装置的图；图8是用于描述根据本专利技术思想的另一个实施例的在STT-MRAM单元中的MTJ装置的图；图9A和9B是用于描述根据本专利技术思想的其他实施例的在STT-MRAM单元中的双MTJ装置的图；图1OA和IOB是根据本专利技术思想的另一个实施例的半导体存储器装置的框图；图11是根据本专利技术思想的一个实施例的图1OA的存储体的示例的框图；图12是根据本专利技术思想的一个实施例的、图1OA的半导体存储器装置的半导体芯片的布局图；图13是根据本专利技术思想的另一个实施例的半导体存储器装置的框图；图14是根据本专利技术思想的一个实施例的在图13中所示的模式寄存器集的图；图15、16和17是根据本专利技术思想的实施例的、根据图13的tCXDL的设置值的向存储体输入的命令的时序图；图18、19、20、21、22、23、24A、24B、25和26是示出根据本专利技术思想的实施本文档来自技高网...

【技术保护点】
一种半导体存储器装置，包括：单元阵列，所述单元阵列包括一个或多个存储体组，其中，所述一个或多个存储体组的每一个包括多个存储体，并且所述多个存储体的每一个包括多个自旋转移力矩磁阻随机存取存储器STT?MRAM单元；源极电压生成部件，所述源极电压生成部件用于向源极线施加电压，所述源极线连接到所述多个STT?MRAM单元的所述每一个；以及命令解码器，所述命令解码器用于解码来自外部来源的命令，以便对于所述多个STT?MRAM单元执行读取和写入操作，其中，所述多个STT?MRAM单元的每一个包括单元晶体管和磁隧道结MTJ装置，所述磁隧道结MTJ装置包括堆叠的自由层、隧道层和钉扎层，其中所述隧道层位于所述自由层和所述钉扎层之间，并且其中，所述单元晶体管的栅极连接到字线，所述单元晶体管的第一电极经由所述MTJ装置连接到位线，并且所述单元晶体管的第二电极连接到所述源极线，以及其中，所述命令包括行地址选通(RAS)、列地址选通(CAS)、芯片选择信号(CS)、写入启用信号(WE)和时钟启用信号(CKE)中的至少一个信号的组合。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李润相，姜东锡，姜尚范，金燦景，朴哲佑，孙东贤，吴泂录，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：