【技术实现步骤摘要】
本申请是于2012年3月1日提交的申请号为201210052225.2、名称为“半导体存储器系统”的专利申请的分案申请。关联申请本申请享受2011年3月16日申请的日本申请专利编号2011-058140的优先权的利益,该日本专利申请的全部内容在本申请中援用。
一般地,本实施方式涉及半导体装置和存储器系统。
技术介绍
以前,在形成连接器的基板上,使用装载NAND闪存等的非易失性半导体存储元件的半导体存储器系统。而且,在半导体存储器系统中,除了非易失性半导体存储元件,还装载易失性半导体存储元件、控制非易失性半导体存储元件及易失性半导体存储元件的控制器。这样的半导体存储器系统存在根据其使用环境和规格等制约基板的形状、大小的情况,例如,存在使用在俯视时呈长方形形状的基板的情况。而且,由于近几年的半导体存储器系统的小型化的要求,基板倾向于薄型化。由此,在用薄型化的长方形形状的基板时,要求抑制基板的弯曲。
技术实现思路
本专利技术的实施方式提供了当使用在俯视时为长方形形状的基板时能抑制基板的弯曲的半导体装置。一种半导体装置,其中,包括基板和搭载于该基板的多个非易失性半导体存储器,所述基板具有第1主面和朝向与所述第1主面相反侧的第2主面,并包括:第1布线层,其设置于所述第1主面,搭载所述多个非易失性半导体存储器;第2布线层,其设置于所述第2主面;作为内层而形成的多个布线层;以及多个绝缘层,其分别设置于这些布线层之间,形成在比所述基板的层构造的中心线靠所述第1主面侧的所述布线层以及所述第1布线层的布线密度的平均值即第1平均值与形成在比所述基板的层构造的中心线靠所述第2主面侧的 ...
【技术保护点】
一种半导体装置,其中,包括基板和搭载于该基板的多个非易失性半导体存储器,所述基板具有第1主面和朝向与所述第1主面相反侧的第2主面,并包括:第1布线层,其设置于所述第1主面,搭载所述多个非易失性半导体存储器;第2布线层,其设置于所述第2主面;作为内层而形成的多个布线层;以及多个绝缘层,其分别设置于这些布线层之间,形成在比所述基板的层构造的中心线靠所述第1主面侧的所述布线层以及所述第1布线层的布线密度的平均值即第1平均值与形成在比所述基板的层构造的中心线靠所述第2主面侧的所述布线层以及所述第2布线层的布线密度的平均值即第2平均值的差的绝对值即第1值为7.5%以下,所述作为内层而形成的多个布线层中的至少1个所述布线层的布线密度为80%以上。
【技术特征摘要】
2011.03.16 JP 2011-0581401.一种半导体装置,其中,包括基板和搭载于该基板的多个非易失性半导体存储器,所述基板具有第1主面和朝向与所述第1主面相反侧的第2主面,并包括:第1布线层,其设置于所述第1主面,搭载所述多个非易失性半导体存储器;第2布线层,其设置于所述第2主面;作为内层而形成的多个布线层;以及多个绝缘层,其分别设置于这些布线层之间,形成在比所述基板的层构造的中心线靠所述第1主面侧的所述布线层以及所述第1布线层的布线密度的平均值即第1平均值与形成在比所述基板的层构造的中心线靠所述第2主面侧的所述布线层以及所述第2布线层的布线密度的平均值即第2平均值的差的绝对值即第1值为7.5%以下,所述作为内层而形成的多个布线层中的至少1个所述布线层的布线密度为80%以上。2.根据权利要求1所记载的半导体装置,其中,所述作为内层而形成的多个布线层中的隔着绝缘层而与所述第1布线层相对的第3布线层的布线密度为80%以上。3.根据权利要求2所记载的半导体装置,其中,所述作为内层而形成的多个布线层中的隔着绝缘层而与所述第3布线层相对的第4布线层以及所述第1布线层是用于收发信号的信号层。4.根据权利要求1所记载的半导体装置,其中,所述作为内层而形成的多个布线层中的隔着绝缘层而与所述第2布线层相对的第5布线层的布线密度为80%以上。5.根据权利要求1所记载的半导体装置,其中,所述作为内层而形成的多个布线层中的至少1个所述布线层是用于收
\t发信号的信号层,所述信号层隔着绝缘层而分别与所述布线层中的布线密度为80%以上的第6布线层以及第7布线层相对。6.根据权利要求1所记载的半导体装置,其中,所述第1平均值和所述第2平均值均为60%以上,所述作为内层而形成的多个布线层中的形成在比所述基板的层构造的中心线靠所述第1主面侧并最接近所述中心线的所述布线层的布线密度与所述作为内层而形成的多个布线层中的形成在比所述基板的层构造的中心线靠所述第2主面侧并最接近所述中心线的所述布线层的布线密度的差的绝对值即第2值比所述第1值大。7.根据权利要求2所记载的半导体装置,其中,所述作为内层而形成的多个布线层中的隔着绝缘层而与所述第3布线层相对的第4布线层的布线密度比所述第1平均值小。8.根据权利要求2所记载的半导体装置,其中,所述作为内层而形成的多个布线层中的与隔着绝缘层而与所述第2布线层相对的第5布线层隔着绝缘层相对的第8布线层的布线密度比所述第2平均值小。9.根据权利要求8所记载的半导体装置,其中,所述第1平均值和所述第2平均值均为60%以上,所述第2平均值比所述第1平均值大,所述第2布线层的布线密度比所述第2平均值小,作为所述内层而形成的多个布线层中的隔着绝缘层而与所述第8布线层相对的第9布线层的布线密度为80%以上。10.根据权利要求1所记载的半导体装置,其中,所述第1布线层的表面由阻焊剂覆盖。11.根据权利要求1所记载的半导体装置,其中,所述第2布线层的表面由阻焊剂覆盖。12.根据权利要求1所记载的半导体装置,其中,所述非易失性半导体存储器为NAND型闪存。13.根据权利要求12所记载的半导体装置,其中,在所述基板的所述第1布线层侧,搭载有4个NAND型闪存。14.根据权利要求1所记载的半导体装置,其中,所述基板在俯视时呈大致长方形形状。15.根据权利要求1所记载的半导体装置,其中,所述第1布线层、所述第2布线层以及作为所述内层而形成的多个布线层由8层布线层构成,所述8层布线层中的4层为用于收发信号的信号层,剩余的4层为包括接地线或电源线的布线层。16.一种存储器系统,其中,包括:具备连接器的基板、搭载于所述基板的多个非易失性半导体存储器、以及与所述连接器连接的计算机,所述基板具有第1主面和朝向与所述第1主面相反侧的第2主面,并包括:第1布线层,其设置于所述第1主面,搭载所述多个非易失性半导体存储器;第2布线层,其设置于所述第2主面;作为内层而形成的多个布线层;以及多个绝缘层,其分别设置于这些布线层之间,形成在比所述基板的层构造的中心线靠所述第1主面侧的所述布线层以及所述第1布线层的布线密度的平均值即第1平均值与形成在比所述基板的层构造的中心线靠所述第2主面侧的所述布线层以及所述第2布线层的布线密度的平均值即第2平均值的差的绝对值即第1值为7.5%以下,所述作为内层而形成的多个布线层中的至少1个所述布线层的布线密度为80%以上。17.根据权利要求16所记载的存储器系统,其中,所述第1平均值和所述第2平均值均为60%以上,所述作为内层而形成的多个布线层中的形成在比所述基板的层构造的
\t中心线靠所述第1主面侧并最接近所述中心线的所述布线层的布线密度与所述作为内层而形成的多个布线层中的形成在比所述基板的层构造的中心线靠所述第2主面侧并最接近所述中心线的所述布线层的布线密度的差的绝对值即第2值比所述第1值大。18.根据权利要求16所记载的存储器系统,其中,所述非易失性半导体存储器为NAND型闪存。19.根据权利要求1...
【专利技术属性】
技术研发人员:增渕勇人,木村直树,松本学,森本丰太,
申请(专利权)人:株式会社东芝,
类型:发明
国别省市:日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。