晶片封装体及其制造方法技术

一种晶片封装体及其制造方法，该晶片封装体包含晶片、介电接合层、载体与重布线层。晶片具有基底、焊垫与保护层。保护层位于基底上。焊垫位于保护层中。介电接合层位于保护层上，且介电接合层位于载体与保护层之间。载体、介电接合层与保护层具有连通的穿孔，使焊垫从穿孔裸露。重布线层包含连接部与无源元件部。连接部位于焊垫、穿孔的壁面与载体背对介电接合层的表面上。无源元件部位于载体的表面上，且无源元件部的一端连接在载体的表面上的连接部。本发明专利技术不仅可节省大量的组装时间、降低已知电感元件的成本，还可提升设计上的便利性。

【技术实现步骤摘要】

本专利技术是有关一种晶片封装体及一种晶片封装体的制造方法。
技术介绍
已知的射频感测器(RF sensor)包含晶片封装体与无源元件，其中无源元件例如电感元件(inductor)。晶片封装体作为有源元件。晶片封装体与电感元件均设置于电路板上，且电感元件位于晶片封装体外。也就是说，当晶片封装体制作完成后，还需在电路板设置独立的电感元件才可让射频感测器正常工作。如此一来，射频感测器会花费大量的组装时间，且电感元件的成本难以降低。此外，电路板还需预留安装电感元件的空间与线路，造成设计上的不便。
技术实现思路
本专利技术的一技术态样为一种晶片封装体。根据本专利技术一实施方式，一种晶片封装体包含晶片、介电接合层、载体与重布线层。晶片具有基底、焊垫与保护层。保护层位于基底上。焊垫位于保护层中。介电接合层位于保护层上，且介电接合层位于载体与保护层之间。载体、介电接合层与保护层具有连通的穿孔，使焊垫从穿孔裸露。重布线层包含连接部与无源元件部。连接部位于焊垫、穿孔的壁面与载体背对介电接合层的表面上。无源元件部位于载体的表面上，且无源元件部的一端连接在载体的表面上的连接部。本专利技术的一技术态样为一种晶片封装体的制造方法。根据本专利技术一实施方式，一种晶片封装体的制造方法包含下列步骤：使
用介电接合层将载体贴附于晶圆上，其中晶圆具有基底、焊垫与保护层，焊垫位于保护层中，介电接合层位于保护层与载体之间；蚀刻载体背对介电接合层的表面，使载体、介电接合层与保护层具有连通的穿孔，且焊垫从穿孔裸露；形成重布线层于焊垫、该穿孔的壁面与载体的表面上；以及图案化重布线层，使重布线层同步形成连接部与无源元件部，连接部位于焊垫、穿孔的壁面与载体的表面上，无源元件部位于载体的表面上，且无源元件部的一端连接在载体的表面上的连接部。在本专利技术上述实施方式中，由于晶片封装体的重布线层具有无源元件部，因此晶片封装体除了具有有源元件的功能外，还具有无源元件的功能。举例来说，无源元件部可作为晶片封装体的电感元件。载体具有支撑重布线层的功能。当图案化重布线层时，无源元件部与连接部会同步形成，使无源元件部形成于载体的表面上，因此可节省制作无源元件部的时间。本专利技术的晶片封装体可作为射频感测器，不需已知独立的电感元件便具有电感元件的功能。如此一来，晶片封装体不仅可节省大量的组装时间，且能降低已知电感元件的成本。此外，设置晶片封装体的电路板不需预留安装已知电感元件的空间与线路，可提升设计上的便利性。附图说明图1绘示根据本专利技术一实施方式的晶片封装体的剖面图。图2绘示图1的晶片封装体的重布线层的线路布局示意图。图3绘示根据本专利技术一实施方式的晶片封装体的制造方法的流程图。图4绘示根据本专利技术一实施方式的晶圆被载体贴附后的剖面图。图5绘示图4的载体研磨后的剖面图。图6绘示图5的载体、介电接合层与保护层形成穿孔后的剖面图。图7绘示图6的焊垫、穿孔的壁面与载体形成重布线层后的剖面图。图8绘示图7的重布线层形成导电结构后的剖面图。图9绘示图8的基底研磨后的剖面图。图10A绘示根据本专利技术一实施方式的晶片封装体的剖面图。图10B绘示图10A的晶片封装体的重布线层的线路布局示意图。图11A绘示根据本专利技术一实施方式的晶片封装体的剖面图。图11B绘示图11A的晶片封装体的重布线层的线路布局示意图。图11C绘示图11B的另一实施方式。其中，附图中符号的简单说明如下：100～100b：晶片封装体110：晶片110a：晶圆112：基底113：表面114：焊垫115：穿孔116：保护层120：介电接合层130：载体132：表面140：重布线层142：连接部144：无源元件部150：阻隔层152：开口160：导电结构170：空穴180：磁性元件D1～D4：厚度L-L：线段L1：导线S1～S4：步骤。具体实施方式以下将以图式揭露本专利技术的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本专利技术。也就是说，在本专利技术部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些已知惯用的结构与元件在图式中将以简单示意的方式绘示。图1绘示根据本专利技术一实施方式的晶片封装体100的剖面图。图2绘示图1的晶片封装体100的重布线层140的线路布局示意图。同时参阅图1与图2，晶片封装体100包含晶片110、介电接合层120、载体130与重布线层140。晶片110具有基底112、焊垫114与保护层116。保护层116位于基底112上。焊垫114位于保护层116中。介电接合层120位于保护层116上，且介电接合层120位于载体130与保护层116之间。载体130、介电接合层120与保护层116具有连通的穿孔115，使焊垫114从穿孔115裸露。重布线层140包含连接部142与无源元件部144。连接部142位于焊垫114、穿孔115的壁面与载体130背对介电接合层120的表面132上。无源元件部144位于载体130的表面132上，且无源元件部144的一端连接在载体130的表面132上的连接部142。在本实施方式中，晶片封装体100可以为射频感测器(RF sensor)，但并不用以限制本专利技术。基底112的材质可以包含硅。保护层116可包含内层介电层
(ILD)、内金属介电层(IMD)与钝化层(passivation layer)。介电接合层120的材质包含聚合物(polymer)或氧化物。载体130的材质可以包含氮化铝或玻璃，具高阻抗与高介电常数，可减少晶片封装体100的功率损失，节省电力。重布线层140的材质可以包含铝或铜，可先采用物理气相沉积(PVD)或电镀的方式覆盖焊垫114、穿孔115的壁面与载体130后，再利用图案化制程使重布线层140同步形成连接部142与无源元件部144。图案化制程可包含曝光、显影与蚀刻等光微影技术。由于晶片封装体100的重布线层140具有无源元件部144，因此晶片封装体100除了具有有源元件的功能外，还具有无源元件的功能。举例来说，无源元件部144可作为晶片封装体100的电感元件(inductor)。本专利技术的晶片封装体100不需已知独立的电感元件便具有电感元件的功能。如此一来，晶片封装体100不仅可节省大量的组装时间，且能降低已知电感元件的成本。载体130具有支撑重布线层140的功能。当图案化重布线层140时，无源元件部144与连接部142会同步形成，使无源元件部144形成于载体130的表面132上，因此可节省制作无源元件部144的时间。此外，设置晶片封装体100的电路板不需预留安装已知电感元件的空间与线路，可提升设计上的便利性。在本实施方式中，无源元件部144的形状为U形，但并不此为限。设计者可依实际需求设计重布线层140的线路布局，使无源元件部144具有其他形状。晶片封装体100还包含阻隔层150与导电结构160。阻隔层150位于重布线层140上与载体130的表面132上。阻隔层150具有开口152，使连接部142裸露。导电结构160位于阻隔层150的开口152中的连接部142上，使导电结构160可通过重布线层140的连接部142电性连接焊垫114。导电结构160可以球栅阵列(BGA)的锡球或导电凸块。此外，本文档来自技高网...

【技术保护点】
一种晶片封装体，其特征在于，包含：一晶片，具有一基底、一焊垫与一保护层，该保护层位于该基底上，该焊垫位于该保护层中；一介电接合层，位于该保护层上；一载体，该介电接合层位于该载体与该保护层之间，该载体、该介电接合层与该保护层具有连通的一穿孔，使该焊垫从该穿孔裸露；以及一重布线层，包含：一连接部，位于该焊垫、该穿孔的壁面与该载体背对该介电接合层的一表面上；以及一无源元件部，位于该载体的该表面上，且该无源元件部的一端连接在该载体的该表面上的该连接部。

【技术特征摘要】
2015.02.16 US 62/116,7591.一种晶片封装体，其特征在于，包含：一晶片，具有一基底、一焊垫与一保护层，该保护层位于该基底上，该焊垫位于该保护层中；一介电接合层，位于该保护层上；一载体，该介电接合层位于该载体与该保护层之间，该载体、该介电接合层与该保护层具有连通的一穿孔，使该焊垫从该穿孔裸露；以及一重布线层，包含：一连接部，位于该焊垫、该穿孔的壁面与该载体背对该介电接合层的一表面上；以及一无源元件部，位于该载体的该表面上，且该无源元件部的一端连接在该载体的该表面上的该连接部。2.根据权利要求1所述的晶片封装体，其特征在于，该无源元件部的形状包含U形、平面螺旋状与立体螺旋状。3.根据权利要求1所述的晶片封装体，其特征在于，还包含：一阻隔层，位于该重布线层上与该载体的该表面上。4.根据权利要求3所述的晶片封装体，其特征在于，该阻隔层具有一开口，使该连接部裸露，该晶片封装体还包含：一导电结构，位于该阻隔层的该开口中的该连接部上，使该导电结构电性连接该焊垫。5.根据权利要求4所述的晶片封装体，其特征在于，该导电结构为锡球或导电凸块。6.根据权利要求3所述的晶片封装体，其特征在于，具有一空穴，且该空穴位于该阻隔层与该穿孔中的该连接部之间。7.根据权利要求1所述的晶片封装体，其特征在于，该晶片还包含：一磁性元件，由该无源元件部环绕。8.根据权利要求1所述的晶片封装体，其特征在于，该载体的材质包含氮化铝或玻璃。9.根据权利要求1所述的晶片封装体，其特征在于，该介电接合层的材质包含聚合物或氧化...

【专利技术属性】
技术研发人员：何彦仕，张恕铭，沈信隆，
申请(专利权)人：精材科技股份有限公司，
类型：发明
国别省市：中国台湾;71