晶片尺寸等级的感测晶片封装体及其制造方法技术

本发明专利技术提供一种晶片尺寸等级的感测晶片封装体及其制造方法，该晶片尺寸等级的感测晶片封装体包括：一感测晶片，具有相对的一第一上表面及一第一下表面，该第一上表面形成有一第一绝缘层，该感测晶片包括位在邻近该第一上表面处的一感测元件、及多个位在该第一绝缘层内且邻近该感测元件的导电垫，且该第一下表面具有一线路层，分别连接每一导电垫；以及一围堰层，形成于邻近该感测元件的该第一绝缘层上。本发明专利技术能够改善感测晶片封装体所遭遇的热涨冷缩的翘曲效应。

【技术实现步骤摘要】

本专利技术有关于一种感测晶片封装体及其制造方法，且特别是有关于一种晶片尺寸等级的感测晶片封装体及其制造方法。
技术介绍
具有感测功能的晶片封装体的感测装置在传统的制作过程中容易受到污染或破坏，造成感测装置的效能降低，进而降低晶片封装体的可靠度或品质。此外，为符合电子产品朝向微型化的发展趋势，有关电子产品封装构造中，用以承载半导体晶片的封装基板如何降低厚度，亦为电子产品研发中一项重要的课题。有关封装基板的制作过程中，其于薄形晶片层上制作线路。若封装基板为符合微型化的要求，而选用厚度过薄的封装基板时，不但封装基板的生产作业性不佳，封装基板也易因厚度过薄，而于封装制程受到环境因素影响会产生变形翘曲或损坏，造成产品不良等问题。此外，为了使影像感测晶片封装体具有良好的影像品质，影像感测晶片封装体内的感测元件必须与表面的盖板层间隔一适当距离。为达到此目的，已知的封装技术乃使用一光阻图案、氮化硅等材料所构成的围堰层(dam)设置于影像感测晶片与封装用的盖板层之间，以维持影像感测晶片与盖板层之间的适当距离。然而光阻图案所构成的间隔层，由于受限于微影技术，其厚度顶多40μm，若有灰尘掉落在盖板层表面时间，通过灰尘的光线将会扭曲或干涉感侧元件封装体的影像，造成鬼影或反光，且光阻图案往往具有光敏感特性、易裂化的缺点，使用光阻图案所构成的间隔层将会降低影像感测晶片封装体的光学效能与稳定性。此外，覆盖于影像感测晶片上方的盖板层，通常由玻璃所构成，其热膨胀系数(CTE)约为3.25，而氮化硅的热膨胀系数约为2.3，光阻图案的热热膨胀系数则为55，故当盖板层与围堰层由具有不同热膨胀系数的材料所构成时，影像感测晶片封装体的盖板层与围堰层将会因为热涨冷缩效应而生翘曲。
技术实现思路
有鉴于此，本专利技术乃提供一种新颖的晶片尺寸等级的感测晶片封装体及其制造方法，通过使位在晶片尺寸等级的感测晶片上方的盖板层与围堰层采用相同的材料，改善以往因为盖板层与围堰层由不同材料构成时所遭遇的热涨冷缩的翘曲缺点。本专利技术的一目的是提供一种晶片尺寸等级的感测晶片封装体，包括：一感测晶片、一线路层以及一围堰层，感测晶片包括：一感测元件基板，其具有相对的一第一上表面及一第一下表面；一第一绝缘层，形成于该第一上表面；一感测元件，形成于该感测元件基板内邻近该第一上表面处；及多个导电垫，位在该第一绝缘层内且邻近该感测元件。该线路层分别连接每一导电垫。该围堰层形成于邻近该感测元件的该第一绝缘层上。本专利技术的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体，且该线路层包括：多个第一贯通孔，贯通该感测晶片的该第一上表面及该第一下表面，且每一第一贯通孔包括一底墙以及一环绕该底墙的侧墙，且该底墙暴露出其所对应的导电垫的表面；一第二绝缘层，形成于该第一下表面，且覆盖每一第一贯通孔的侧墙及该底墙；多个第二贯通孔，位在每一第一贯通孔的底墙处的该第二绝缘层，且每一第二贯通孔均暴露出其所对应的导电垫的表面；一重布线层，形成于该第二绝缘层上，并经由每一第二贯通孔分别连接每一导电垫；一钝化保护层，覆盖该重布线层，且该钝化保护层具有分别暴露出该重布线层的第三贯通孔；及一导电结构，分别形成于该多个第三贯通孔内，且分别与该重布线层电性连接。本专利技术的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体，且该线路层包括：多个第五贯通孔，贯通该感测晶片的该第一上表面、该第一下表面及该多个导电垫，且每一第五贯通孔的二侧墙分别暴露出其所对应的导电垫的边缘；一第二绝缘层，形成于该第一下表面，且覆盖每一第五贯通孔的该二侧墙；一重布线层，形成于该第二绝缘层上，并分别连接每一导电垫的边缘；一钝化保护层，覆盖该重布线层，且该钝化保护层具有分别暴露出该重布线层的第六贯通孔；以及多个导电结构，分别形成于该多个第六贯通孔内，且每一导电结构分别与该重布线层电性连接。本专利技术的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体，且该感测元件包括触控元件、生物特征辨识元件、影像感测元件或环境因子感测元件。本专利技术的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体，其中该感测元件是一影像感测元件，且包括一透镜，该透镜形成于该第一绝缘层上。本专利技术的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体，且还包括一盖板层，该盖板层形成于该感测晶片上方，并与该围堰层接合。本专利技术的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体，且该围堰层与该盖板层由相同的材料所构成。本专利技术的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体，且该围堰层与该盖板层由玻璃所构成。本专利技术的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体，且还包括一第一粘着层，该第一粘着层夹于该盖板层与该围堰层之间。本专利技术的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体，且还包括一第二粘着层，该第二粘着层夹于该围堰层与该感测晶片的该第一绝缘层之间。本专利技术的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体，且该封装体是一种薄型化的晶片尺寸的影像感应器封装体，其中该围堰层的高度介于20μm～60μm之间。本专利技术的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体，且该封装体是一种较厚的晶片尺寸的影像感应器封装体，其中该围堰层的高度介于400μm～600μm之间。本专利技术的另一目的是提供一种晶片尺寸等级的感测晶片封装体的制造方法，其步骤包括：提供一感测元件基板，该感测元件基板具有相对的一第一上表面和一第一下表面，其中该第一上表面形成有一第一绝缘层，且该感测元件基板包括多个感测晶片区，每一感测晶片区包括位在邻近该第一上表面处的一感测元件、及多个位在该第一绝缘层内且邻近该感测元件的导电垫；提供一盖板层，该盖板层具有相对的一第二上表面和一第二下表面，且该第二下表面上形成有多个围堰层，每一围堰层分别对应于每一感测晶片区，其中该盖板层与该多个围堰层具有相同热膨胀系数；使该盖板层接合至该感测元件基板的该第一上表面，且该多个围堰层位在该盖板层与该感测元件基板之间；形成一线路层于该感测元件基板的该第一下表面，且该线路层分别连接每一导电垫；形成一钝化保护层于该线路层上；以及切割该多个晶片区，以获得多个独立的感应器封装体。本专利技术的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体的制造方法，其中该基板、该围堰层与该盖板层由相同的材料所构成。本专利技术的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体的制造方法，其中该基板、该围堰层与该盖板层的材料由玻璃所构成。本专利技术的另一目的是提供一如上所述的所述的晶片尺寸等级的感测晶片封装体的制造方法，该围堰层的形成步骤包括：提供一基板；形成一第一粘着层于该基板或该盖板层上；通过该第一粘着层使该基板与该盖板层接合成一堆叠层；以及利用微影蚀刻技术图案化该基板，并于该盖板层上形成一围堰层，且该第一粘着层夹于该围堰层与该基板之间。本专利技术的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体的制造方法，且还包括一将该盖板层自每一感测晶片封装体剥离的步骤。本专利技术的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体的制造方法，其中该线路层的制造步骤包括：薄化该感测元件基板的该第一下表面；本文档来自技高网...

【技术保护点】
一种晶片尺寸等级的感测晶片封装体，其特征在于，包括：感测晶片，包括：感测元件基板，具有相对的第一上表面及第一下表面；第一绝缘层，形成于该第一上表面；感测元件，形成于该感测元件基板内邻近该第一上表面处；及多个导电垫，位在该第一绝缘层内且邻近该感测元件；线路层，位在该第一下表面，且分别连接每一导电垫；以及围堰层，形成于邻近该感测元件的该第一绝缘层上。

【技术特征摘要】
2015.10.01 US 62/236,1291.一种晶片尺寸等级的感测晶片封装体，其特征在于，包括：感测晶片，包括：感测元件基板，具有相对的第一上表面及第一下表面；第一绝缘层，形成于该第一上表面；感测元件，形成于该感测元件基板内邻近该第一上表面处；及多个导电垫，位在该第一绝缘层内且邻近该感测元件；线路层，位在该第一下表面，且分别连接每一导电垫；以及围堰层，形成于邻近该感测元件的该第一绝缘层上。2.根据权利要求1所述的晶片尺寸等级的感测晶片封装体，其特征在于，该线路层包括：多个第一贯通孔，贯通该感测晶片的该第一上表面及该第一下表面，且每一第一贯通孔包括底墙以及环绕该底墙的侧墙，且该底墙暴露出其所对应的导电垫的表面；第二绝缘层，形成于该第一下表面，且覆盖每一第一贯通孔的该侧墙及该底墙；多个第二贯通孔，位在每一第一贯通孔的该底墙处的该第二绝缘层，且每一第二贯通孔均暴露出其所对应的导电垫的表面；重布线层，形成于该第二绝缘层上，并经由每一第二贯通孔分别连接每一导电垫；钝化保护层，覆盖该重布线层，且该钝化保护层具有多个分别暴露出该重布线层的第三贯通孔；以及多个导电结构，分别形成于该多个第三贯通孔内，且每一导电结构分别与该重布线层电性连接。3.根据权利要求1所述的晶片尺寸等级的感测晶片封装体，其特征在于，该线路层包括：多个第五贯通孔，贯通该感测晶片的该第一上表面、该第一下表面及该多个导电垫，且每一第五贯通孔的二侧墙分别暴露出其所对应的导电垫的边缘；第二绝缘层，形成于该第一下表面，且覆盖每一第五贯通孔的该二侧墙；重布线层，形成于该第二绝缘层上，并分别连接每一导电垫的边缘；钝化保护层，覆盖该重布线层，且该钝化保护层具有分别暴露出该重布线层的第六贯通孔；以及多个导电结构，分别形成于该多个第六贯通孔内，且每一导电结构分别与该重布线层电性连接。4.根据权利要求2或3所述的晶片尺寸等级的感测晶片封装体，其特征在于，还包括盖板层，该盖板层形成于该感测晶片上方，并与该围堰层接合。5.根据权利要求4所述的晶片尺寸等级的感测晶片封装体，其特征在于，该围堰层与该盖板层由具有相同热膨胀系数的材料所构成。6.根据权利要求5所述的晶片尺寸等级的感测晶片封装体，其特征在于，还包括第一粘着层，该第一粘着层夹于该盖板层与该围堰层之间。7.根据权利要求6所述的晶片尺寸等级的感测晶片封装体，其特征在于，还包括第二粘着层，该第二粘着层夹于该围堰层与该感测晶片的该第一绝缘层之间。8.根据权利要求4所述的晶片尺寸等级的感测晶片封装体，其特征在于，该围堰层的高度介于20μm～60μm之间。9.根据权利要求4所述的晶片尺寸等级的感测晶片封装体，其特征在于，该围堰层的高度介于400μm～600μm之间。10.一种晶片尺寸等级的感测晶片封装体的制造方法，其特征在于，包括：提供感测元件基板，该感测元件基板包括相对的第一上表面和第一下表面，其中该第一上表面形成有第一绝缘层，且该感测元件基板包括多个感测晶片区，每一感测晶片区包括位在该感测元件基板内且邻近该第一上表面处的感测元件及多个位在该第一绝缘层内且邻近该感测元件的导电垫，且两相邻的该多个感测晶片区间均具有切割道；提供盖板层，该盖板层具有相对的第二上表面和第二下表面，且该第二下表面上形成有多个围堰层，每一围堰层分别对应于每一感测晶片区，其中该盖板层与该多个围堰层具有相同热膨胀系数；使该盖板层接合至该感测元件基板的...

【专利技术属性】
技术研发人员：赖炯霖，简玮铭，
申请(专利权)人：精材科技股份有限公司，
类型：发明
国别省市：中国台湾;71