半导体存储装置及包括其的系统制造方法及图纸

一种半导体存储装置，包括：DBI计算块、反相锁存块、反相数据选择输出块以及管道锁存块。DBI计算块执行DBI计算并基于DBI计算的结果来输出DBI结果信号。反相锁存块在DBI使能信号被使能时将数据反相并输出反相的数据。反相数据选择输出块响应于DBI结果信号和管道输入信号来输出反相的数据作为数据反相信号。管道锁存块接收未反相的数据和反相的数据，并根据DBI计算的结果来将数据和反相的数据中的一个输出。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求于2014年11月17日向韩国知识产权局提交的申请号为10-2014-0160074的韩国专利申请的优先权，其全部公开内容通过引用整体合并于此。
本专利技术的实施例总体而言涉及一种集成电路，更具体地，在一个或更多个实施例中，涉及一种半导体存储装置及使用其的系统。
技术介绍
努力减小数据总线处的功耗已经导向采用数据总线反相(DBI)。DBI可以对要经数据总线传输的数据之中的逻辑高电平(或逻辑低电平)的数目计数，然后判定在传输之前将一些位或所有的位反相在功耗方面是否将是有利的。例如，假定低电平信号传输将比高电平信号传输消耗更多的功率，则如果数据中的低电平位的数目比数据中的高电平位的数目大，则传输反相的数据将是有利的。使用DBI的半导体存储装置或系统也可以在输出数据时减小功耗。DBI需要半导体存储装置或系统计算低电平数据位和高电平数据位的数目以判定是否要将数据反相，而这可以导致延迟。
技术实现思路
在本专利技术的一实施例中，半导体存储装置可以包括：反相锁存块，被配置为在DBI使能信号被使能时将数据反相并锁存以及将锁存的数据输出作为反相的数据；反相数据选择输出块，被配置为响应于DBI结果信号和管道输入信号来输出反相的数据作为数据反相信号；以及管道锁存块，被配置为响应于管道输入信号、管道输出信号和数据反相信号来接收并锁存数据以及将锁存的数据输出。。在本专利技术的一实施例中，半导体存储装置可以包括：反相锁存块，被配置为响应于第一管道输入信号、第二管道输入信号和DBI使能信号来将数据反相并锁存以及输出锁存的数据作为反相的数据；反相数据选择输出块，被配置为响应于DBI结果信号、第一管道输入脉冲、第二管道输入脉冲和DBI使能信号来将反相的数据输出作为第一数据反相信号和第二数据反相信号中的一种；第一管道锁存块，被配置为响应于第一管道输入信号而接收并锁存数据，响应于第一数据反相信号来反相或保持锁存的数据，以及响应于第一管道输出信号来输出锁存的数据；以及第二管道锁存块，被配置为响应于第二管道输入信号来接收并锁存数据，响应于第二数据反相信号来反相或保持锁存的数据，以及响应于第二管道输出信号来输出锁存的数据。附图说明图1是图示根据本专利技术的一实施例的半导体存储装置的示例的配置图。图2是图示图1中示出的反相锁存块的示例的配置图。图3是图示图1中示出的反相数据选择输出块的示例的配置图。图4是图示图1中示出的第一管道锁存块的示例的配置图。具体实施方式图1是图示根据本专利技术的一实施例的半导体存储装置的示例的配置图。如图1中所示，根据本专利技术的一实施例的半导体存储装置包括：反相锁存块100、反相数据选择输出块200、第一管道锁存块300、第二管道锁存块400、脉冲发生块500和DBI计算块600。反相锁存块100可以将数据DATA反相并输出反相的数据D_inv。例如，反相锁存块100可以响应于DBI使能信号DBI_EN来将数据DATA反相，并根据第一管道输入信号PIN<0>和第二管道输入信号PIN<1>来输出反相的数据D_inv。例如，当第一管道输入信号PIN<0>或第二管道输入信号PIN<1>被使能时，反相锁存块100响应于DBI使能信号DBI_EN而将数据DATA反相并储存反相的数据D_inv，然后输出反相的数据D_inv。反相数据选择输出块200可以通过使用反相的数据D_inv来产生第一数据反相信号和第二数据反相信号D_invs<0:1>。例如，反相数据选择输出块200可以响应于DBI结果信号DBI_cal、DBI使能信号DBI_EN以及第一管道输入信号和第二管道输入信号PIN<0:1>来输出反相的数据D_inv作为第一数据反相信号D_invs<0>和第二数据反相信号D_invs<1>中的一个。例如，当DBI使能信号DBI_EN、DBI结果信号DBI_cal被使能，且第一管道输入信号PIN<0>和第二管道输入信号PIN<1>中的一个被禁止时，反相数据选择输出块200可以输出反相的数据D_inv作为第一数据反相信号D_invs<0>和第二数据反相信号D_invs<1>中的一个。当DBI使能信号DBI_EN、DBI结果信号DBI_cal和第一管道输入脉冲P_pin<0>被使能时，反相数据选择输出块200可以输出反相的数据D_inv作为第一数据反相信号D_invs<0>。当DBI使能信号DBI_EN、DBI结果信号DBI_cal和第二管道输入脉冲P_pin<1>被使能时，反相数据选择输出块200可以输出反相的数据D_inv作为第二数据反相信号D_invs<1>。第一管道输入脉冲P_pin<0>是在第一管道输入信号PIN<0>被禁止时被使能的脉冲，而第二管道输入脉冲P_pin<1>是在第二管道输入信号PIN<1>被禁止时被使能的脉冲。第一管道锁存块300可以响应于第一管道输入信号PIN<0>、第一管道输出信号POUT<0>和第一数据反相信号D_invs<0>来接收并储存数据DATA，以及将储存的数据输出。例如，第一管道锁存块300可以响应于第一管道输入信号PIN<0>来接收并储存数据DATA，以及响应于第一管道输出信号POUT<0>和第一数据反相信号D_invs<0>来输出储存的数据。例如，第一管道锁存块300可以在第一管道输入信号PIN<0>被使能时储存数据DATA、响应于第一数据反相信号D_invs<0>来将储存的数据反相或保持储存的数据以及在第一管道输出信号POUT<0>被使能时将反相的数据或保持的数据输出。第二管道锁存块400可以响应于第二管道输入信号PIN<1>、第二管道输出信号POUT<1>和第二数据反相信号D_invs<1>来接收并储存数据DATA以及输出储存的数据。例如，第二管道锁存块400可以响应于第二管道输入信号PIN<1>来接收并储存数据DATA，以及响应于第二管道输出信号POUT<1>和第二数据反相信号D_invs<1>来输出储存的数据。例如，第二管道锁存块400可以在第二管道输入信号PIN<1>被使本文档来自技高网...

【技术保护点】
一种半导体存储装置，包括：DBI计算块，被配置为执行DBI计算并基于DBI计算的结果来输出DBI结果信号；反相锁存块，被配置为在DBI使能信号被使能时将数据反相并输出反相的数据；反相数据选择输出块，被配置为响应于DBI结果信号和管道输入信号来将反相的数据输出作为数据反相信号；以及管道锁存块，被配置为：接收未反相的数据和反相的数据，并根据DBI计算的结果来将数据和反相的数据中的一种输出。

【技术特征摘要】
2014.11.17 KR 10-2014-01600741.一种半导体存储装置，包括：
DBI计算块，被配置为执行DBI计算并基于DBI计算的结果来输出DBI结果信号；
反相锁存块，被配置为在DBI使能信号被使能时将数据反相并输出反相的数据；
反相数据选择输出块，被配置为响应于DBI结果信号和管道输入信号来将反相的数
据输出作为数据反相信号；以及
管道锁存块，被配置为：接收未反相的数据和反相的数据，并根据DBI计算的结果
来将数据和反相的数据中的一种输出。
2.如权利要求1所述的半导体存储装置，其中，反相锁存块在管道输入信号和DBI
使能信号被使能时将数据反相并输出反相的数据。
3.如权利要求2所述的半导体存储装置，其中，反相锁存块包括：
数据反相单元，被配置为在DBI使能信号被使能时将数据反相；
锁存时钟发生单元，被配置为产生在管道输入信号被使能时被使能的锁存时钟；以
及
数据储存单元，被配置为：在锁存时钟被使能时接收并储存数据反相单元的输出信
号，以及将储存的信号输出作为反相的数据。
4.如权利要求1所述的半导体存储装置，其中，当DBI使能信号被使能而管道输入
信号被禁止时，反相数据选择输出块响应于DBI结果信号而输出反相的数据作为数据反
相信号。
5.如权利要求4所述的半导体存储装置，其中，反相数据选择输出块包括：
开关控制单元，被配置为在DBI使能信号被使能而管道输入信号被禁止时响应于
DBI结果信号来产生开关使能信号；以及
开关，被配置为在开关使能信号被使能时输出反相的数据作为数据反相信号。
6.如权利要求1所述的半导体存储装置，其中，管道锁存块在管道输入信号被使能
时接收并...

【专利技术属性】
技术研发人员：尹大镐，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR