使用可配置个体时间延迟对数据总线信号的最佳采样制造技术

本公开的各实施例总体上涉及使用可配置个体时间延迟对数据总线信号的最佳采样。具体地，方法包括接收要以共同采样时序采样的逻辑信号的组。针对组中的相应逻辑信号选择个体时间延迟，个体时间延迟单独地将逻辑信号中的每个逻辑信号对准到共同采样时序。逻辑信号中的每个逻辑信号被延迟所选择的相应个体时间延迟，并且以共同采样时序对经延迟的逻辑信号的整个组进行采样。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求2014年12月5日提交的美国临时专利申请62/088,033、2014年12月8日提交的美国临时专利申请62/088,860、2014年12月8日提交的美国临时专利申请62/088,876、2014年12月8日提交的美国临时专利申请62/088,891、以及2014年12月8日提交的美国临时专利申请62/088,911的权益，它们的公开内容通过引用并入于此。
本公开总体上涉及总线接口，并且具体涉及用于补偿总线接口信号中的时序偏斜的方法和设备。
技术介绍
数据总线接口用于在诸如处理器和存储器设备之类的各种各样的电子设备中交换数据。例如，同步动态随机存取存储器(SDRAM)设备使用具有(除其它信号外)数据(DQ)和数据选通(DQS)信号的并行数据总线。各种类型的SDRAM设备和相应总线接口普遍使用。例如，JEDEC固态技术协会已在2013年11月按照JEDEC标准JESD79-4A指定了称为“DDR4SDRAM”的第四代双数据速率(DDR4)SDRAM设备，通过引本文档来自技高网...

【技术保护点】
一种方法，包括：接收要以共同采样时序采样的逻辑信号的组；针对所述组中的所述逻辑信号选择相应个体时间延迟，所述个体时间延迟单独地将所述逻辑信号中的每个逻辑信号对准到所述共同采样时序；将所述逻辑信号中的每个逻辑信号延迟所选择的所述相应个体时间延迟；以及以所述共同采样时序对经延迟的所述逻辑信号的整个组进行采样。

【技术特征摘要】
2014.12.05 US 62/088,033;2014.12.08 US 62/088,860;1.一种方法，包括：
接收要以共同采样时序采样的逻辑信号的组；
针对所述组中的所述逻辑信号选择相应个体时间延迟，所述个体时间延迟单独地将所
述逻辑信号中的每个逻辑信号对准到所述共同采样时序；
将所述逻辑信号中的每个逻辑信号延迟所选择的所述相应个体时间延迟；以及
以所述共同采样时序对经延迟的所述逻辑信号的整个组进行采样。
2.根据权利要求1所述的方法，其中选择所述个体时间延迟包括针对每个逻辑信号标
识其中所述逻辑信号有效的相应时序窗口，并且基于针对所述逻辑信号标识的所述时序窗
口而选择所述个体时间延迟。
3.根据权利要求2所述的方法，其中选择所述个体时间延迟包括将所述时序窗口中的
每个时序窗口居中于所述共同采样时序。
4.根据权利要求2所述的方法，其中选择所述个体时间延迟包括响应于检测到不可能
将所有所述时序窗口居中于所述共同采样时序，选择所述共同采样时序和所述个体时间延
迟，使得(i)所述时序窗口与所述共同采样时序重叠，并且(ii)所述共同采样时序与所述时
序窗口的边缘分开至少预定义时间余量。
5.根据权利要求2所述的方法，其中选择所述个体时间延迟包括选择所述共同采样时
序和所述个体时间延迟使得所述时序窗口与所述共同采样时序重叠。
6.根据权利要求1所述的方法，其中将所述逻辑信号延迟由具有有限延迟范围的可配
置延迟元件来执行，并且其中选择所述个体时间延迟包括探明所述个体时间延迟全部都在
所述有限延迟范围内。
7.根据权利要求1所述的方法，其中选择所述个体时间延迟包括：
针对可能供应电压的集，标识其中至少预定义数目的所述逻辑信号有效的相应时序窗
口；以及
设置所述个体时间延迟以便将所述共同采样时序定位在由所述时序窗口在电压-时序
平面中形成的二维区域的形心。
8.根据权利要求1所述的方法，其中接收所述逻辑信号包括接收来自存储器设备的数
据(DQ)信号。
9.根据权利要求8所述的方法，其中接收所述逻辑信号包括接收来自所述存储器设备
的至...

【专利技术属性】
技术研发人员：O·本杰明，E·巴列夫，
申请(专利权)人：马维尔以色列MISL有限公司，
类型：发明
国别省市：以色列;IL