【技术实现步骤摘要】
CPU的总线测试装置及其方法
本专利技术涉及一种服务器系统的总线测试装置及其方法，尤其涉及一种测试QPI总 线的装置及其方法。
技术介绍
随着互联网技术的快速发展，服务器系统给人们的生活带来了越来越大的便利。 传统的服务器只有一个CPU (中央处理器)，这样的架构已经不能满足对数据的处理要求，所 以产生了一种SMP系统(多处理机系统)，配合FSB (前端总线）技术，服务器的数据处理能 力有了大幅度的提高。但是，FSB技术需要北桥芯片作为多个CPU之间的数据通信桥梁，原 本只需要在CPU之间传输的数据访问速度因北桥芯片的加入而大大变慢，为了解决这一问 题，一种新的QPI (快速通道互联）总线技术应运而生。QPI总线技术使多个CPU之间的数 据直接传输成为可能，数据访问速度也因此大大提高。在对使用QPI总线技术的服务器产 品进行测试时，往往需要检测QPI总线的实际访问速度，以判断服务器产品的实际性能是 否达到设计要求。
技术实现思路
有鉴于此，有必要提供一种对SMP系统的QPI总线访问速度进行测试的装置及其 方法。 本专利技术...
【技术保护点】
一种CPU的总线测试装置，所述总线测试装置与一CPU模块相连，该CPU模块与一内存模块连接，该CPU模块中设置多个CPU，该多个CPU通过多条QPI总线连接，其特征在于，该总线测试装置包括：一读取控制模块，用于向所述CPU模块中的CPU发送读取操作指令，并计算读取速度；一写入控制模块，用于向所述CPU模块中的CPU发送写入操作指令，并计算写入速度；以及一数据刷新模块，用于在所述CPU模块中的CPU完成读取或者写入操作后清空对应一级缓存中的数据。
【技术特征摘要】
1. 一种CPU的总线测试装置，所述总线测试装置与一 CPU模块相连，该CPU模块与一内 存模块连接，该CPU模块中设置多个CPU，该多个CPU通过多条QPI总线连接，其特征在于， 该总线测试装置包括： 一读取控制模块，用于向所述CPU模块中的CPU发送读取操作指令，并计算读取速度； 一写入控制模块，用于向所述CPU模块中的CPU发送写入操作指令，并计算写入速度； 以及 一数据刷新模块，用于在所述CPU模块中的CPU完成读取或者写入操作后清空对应一 级缓存中的数据。2. 如权利要求1所述的CPU的总线测试装置，其特征在于，所述测试装置还包括： 一缓存确定模块，用于向所述CPU模块中的每个CPU发送一询问指令，并通过每个CPU 的响应信息确定对应缓存的大小； 一内存分配模块，根据所述缓存确定模块确定的缓存大小将一内存模块分配为多个与 缓存大小相应的内存，以及 一数据写入模块，用于向所述内存分配模块分配的多个内存随机写入数据。3. 如权利要求1所述的CPU的总线测试装置，其特征在于，所述总线测试装置还包括： 一存储模块，用于存储所述读取控制模块和写入控制模块计算出的读取和写入速度， 以及 一显示模块，用于显示所述存储模块中存储的读取速度和写入速度。4. 如权利要求1所述的CPU的总线测试装置，其特征在于，所述存储模块还用于存储 所述CPU模块中多个CPU的一级缓存大小以及指向所述内存分配模块分配的内存的地址指 针。5. 如权利要求1所述的CPU的总线测试装置，其...
【专利技术属性】
技术研发人员：王光建，
申请(专利权)人：鸿富锦精密工业深圳有限公司，鸿海精密工业股份有限公司，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。