【技术实现步骤摘要】
本技术涉及存储器，并且更特别地涉及双生存储器单元互连结构。
技术介绍
图1表示了包括在美国专利申请20130228846中描述的类型的存储器单元Mi，j、Mi，j+1、Mi-1，j、Mi-1，j+1的存储器平面(plane)结构MA0。排(rank)‘i’的存储器单元Mi，j、Mi，j+1属于存储器平面的物理页PGi并被连接到字线WLi-1，i和栅极控制线CGLi。排‘i-1’的存储器单元Mi-1，j、Mi-1，j+1属于存储器平面的排‘i-1’的物理页PGi-1并被连接到字线WLi-1，i和栅极控制线CGLi-1。排‘j’的存储器单元Mi，j、Mi-1，j可经由位线Bj读写访问，并且排‘j-1’的存储器单元Mi，j+1、Mi-1，j+1可经由位线Bj+1读写访问。每个存储器单元包括浮置栅极晶体管(FG)，分别为Ti，j、Ti，j+1、Ti-1，j、Ti-1j+1。晶体管Ti，j、Ti-1，j的漏极(D)区域被连接到位线Bj并且晶体管Ti，j+1、Ti-1，j+1的漏极端子被连接到位线Bj+1。晶体管Ti，j、Ti，j+1的控制栅极CG被连接到栅极控制线CGLi并且浮置栅极晶体管Ti-1，j、Ti-1，j+1的控制栅极CG被连接到栅极控制线CGLi-1。每个浮置栅极晶体管具有经由选择晶体管ST连接到源极线的它的源极(S)端子。存储器单元Mi，j和Mi-1，j的选择晶体管ST具有共用的选择栅极CSG并且两个存储器单元相应地被称为‘双生’。...
【技术保护点】
一种在半导体衬底上的非易失性存储器，包括存储器单元的行和列，存储器单元的所述列包括成对的双生存储器单元，每个双生存储器单元包括浮置栅极晶体管和选择晶体管，所述选择晶体管包括与双生存储器单元的所述选择晶体管共用的选择栅极，‑位线，每个位线连接到相同列的存储器单元的浮置栅极晶体管的导电端子，‑栅极控制线，横向于所述位线，连接到相同行的浮置栅极晶体管的控制栅极，其特征在于，存储器单元的每列包括两个位线，并且相同列的两个相邻的双生存储器单元没有连接到相同的位线，而相同列的两个相邻的非双生存储器单元连接到相同的位线。
【技术特征摘要】
2015.05.11 FR 15541631.一种在半导体衬底上的非易失性存储器，包括存储器单元的行和列，存储器单元的
所述列包括成对的双生存储器单元，每个双生存储器单元包括浮置栅极晶体管和选择晶体
管，所述选择晶体管包括与双生存储器单元的所述选择晶体管共用的选择栅极，
-位线，每个位线连接到相同列的存储器单元的浮置栅极晶体管的导电端子，
-栅极控制线，横向于所述位线，连接到相同行的浮置栅极晶体管的控制栅极，
其特征在于，存储器单元的每列包括两个位线，并且相同列的两个相邻的双生存储器
单元没有连接到相同的位线，而相同列的两个相邻的非双生存储器单元连接到相同的位
线。
2.根据权利要求1所述的存储器，其特征在于，针对存储器单元的两个相邻列，包括：三
个位线，被布置并被叠加在存储器单元的第一列上方并且在三个不同的互连层级上；以及
第四位线，被布置在存储器单元的第二列上方。
3.根据权利要求1所述的存储器，其特征在于，包括：
-第一位线，排列在第一位线轴线上、在存储器单元的第一列上方延伸，并通过第一导
电路径连接到所述第一列的所述浮置栅极晶体管，所述第一导电路径包括穿过隔离层的过
孔和布置在所述隔离层上的导电线的部分，
-第二位线，排列在所述第一位线轴线上，并通过第二导电路径连接到所述第一列的浮
置栅极晶体管，所述第二导电路径包括穿过隔离层的过孔和布置在所述隔离层上的导电线
的部分，
-第三位线，排列在所述第一位线轴线上，并通过第三导电路径连接到存储器单元的第
二列的浮置栅极晶体管，所述第三导电路径包括穿过隔离层的过孔和布置在所述隔离层上
的导电线的部分，以及
-第四位线，排列在第二位线轴线上、在存储器单元的所述第二列上方延伸，并通过第
四导电路径连接到浮置栅极晶体管，所述第四导电路径包括穿过隔离层的过孔和布置在所
述隔离层上的导电线的部分。
4.根据权利要求3所述的存储器，其特征在于，包括第一隔离层、第二隔离层、第三隔离
层、第四隔离层和第五隔离层，并且其中：
-所述第一位线在所述第二隔离层之上延伸，
-所述第二位线在所述第三隔离层之上延伸，
-所述第三位线在所述第五隔离层之上延伸，以及
-所述第四位线在所述第五隔离层之上延伸。
5.根据权利要求4所述的存储器，其特征在于，所述第一导电路径包括：
排列在所述第一位线轴线上、穿过所述第一隔离层...
【专利技术属性】
技术研发人员：F·拉罗萨，S·尼埃尔，A·雷尼耶，
申请(专利权)人：意法半导体鲁塞公司，
类型：新型
国别省市：法国;FR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。